🗊Презентация Лекция_ОЭВМиС_10-09-2019

Категория: Образование
Нажмите для полного просмотра!
Лекция_ОЭВМиС_10-09-2019, слайд №1Лекция_ОЭВМиС_10-09-2019, слайд №2Лекция_ОЭВМиС_10-09-2019, слайд №3Лекция_ОЭВМиС_10-09-2019, слайд №4Лекция_ОЭВМиС_10-09-2019, слайд №5Лекция_ОЭВМиС_10-09-2019, слайд №6

Вы можете ознакомиться и скачать презентацию на тему Лекция_ОЭВМиС_10-09-2019. Доклад-сообщение содержит 6 слайдов. Презентации для любого класса можно скачать бесплатно. Если материал и наш сайт презентаций Mypresentation Вам понравились – поделитесь им с друзьями с помощью социальных кнопок и добавьте в закладки в своем браузере.

Слайды и текст этой презентации


Слайд 1





Архитектура IA-32.
Описание слайда:
Архитектура IA-32.

Слайд 2





Два основных режима:
Два основных режима:
Real Address Mode (реальный режим);
Protected Virtual Address Mode (защищенный режим).

Новые возможности защищенного режима:
дополненный регистровый файл;
новые механизмы сегментации и страничной адресации;
режим виртуального процессора 8086 - Virtual 8086 Mode (V86);
добавления к системе команд.

Новый дополнительный режим - System Management Mode (режим системного управления)
Описание слайда:
Два основных режима: Два основных режима: Real Address Mode (реальный режим); Protected Virtual Address Mode (защищенный режим). Новые возможности защищенного режима: дополненный регистровый файл; новые механизмы сегментации и страничной адресации; режим виртуального процессора 8086 - Virtual 8086 Mode (V86); добавления к системе команд. Новый дополнительный режим - System Management Mode (режим системного управления)

Слайд 3





Добавлены новые флаги:
Добавлены новые флаги:
ID Flag (ID, 21 бит) – Если возможно программно устанавливать и сбрасывать этот флаг, процессор поддерживает команду CPUID.
Virtual Interrupt Pending (VIP, 20 бит) – Указывает на то, что остались прерывания, ожидающие обработку. Устанавливается и сбрасывается программно, процессор только считывает его значение.
Virtual Interrupt Flag (VIF, 19 бит) – Образ флага IF для режима V86.
Alignment Check (AC, 18 бит) – Флаг контроля выравнивания. При установке этого флага во время обращении к невыровненному операнду возникает исключение.
Virtual-8086 Mode (VM, 17 бит) – Включает/выключает режим V86 в защищенном режиме.
Resume Flag (RF, 16 бит) – Флаг возобновления исполнения при отладке.
Nested Task (NT, 14 бит) – Флаг вложенной задачи. Устанавливается, когда текущая задача связана с прерванной задачей, очищается, если такой связи нет.
I/O Privilege Level (IOPL, 12-13 биты) – определяет уровень привилегий ввода/вывода для текущей задачи.
Описание слайда:
Добавлены новые флаги: Добавлены новые флаги: ID Flag (ID, 21 бит) – Если возможно программно устанавливать и сбрасывать этот флаг, процессор поддерживает команду CPUID. Virtual Interrupt Pending (VIP, 20 бит) – Указывает на то, что остались прерывания, ожидающие обработку. Устанавливается и сбрасывается программно, процессор только считывает его значение. Virtual Interrupt Flag (VIF, 19 бит) – Образ флага IF для режима V86. Alignment Check (AC, 18 бит) – Флаг контроля выравнивания. При установке этого флага во время обращении к невыровненному операнду возникает исключение. Virtual-8086 Mode (VM, 17 бит) – Включает/выключает режим V86 в защищенном режиме. Resume Flag (RF, 16 бит) – Флаг возобновления исполнения при отладке. Nested Task (NT, 14 бит) – Флаг вложенной задачи. Устанавливается, когда текущая задача связана с прерванной задачей, очищается, если такой связи нет. I/O Privilege Level (IOPL, 12-13 биты) – определяет уровень привилегий ввода/вывода для текущей задачи.

Слайд 4





Расположение дескрипторных таблиц определяется регистрами процессора:
Расположение дескрипторных таблиц определяется регистрами процессора:
GDTR (Global Descriptor Table Register),
IDTR (Interrupt Descriptor Table Register),
LDTR (Local Descriptor Table Register).
 Регистры GDTR и IDTR - 6-байтные – содержат 32 бита линейного базового адреса дескрипторной таблицы и 16 бит предела таблицы.
Программно доступная часть регистра LDTR - 16 бит – селектор LDT.
 Дескрипторы LDT находятся в GDT. 
Но, чтобы не обращаться каждый раз к GDT, в процессоре имеется теневая (программно недоступная) часть регистра LDTR, в которую процессор помещает дескриптор LDT при каждой перегрузке селектора в регистре LDTR.
Описание слайда:
Расположение дескрипторных таблиц определяется регистрами процессора: Расположение дескрипторных таблиц определяется регистрами процессора: GDTR (Global Descriptor Table Register), IDTR (Interrupt Descriptor Table Register), LDTR (Local Descriptor Table Register). Регистры GDTR и IDTR - 6-байтные – содержат 32 бита линейного базового адреса дескрипторной таблицы и 16 бит предела таблицы. Программно доступная часть регистра LDTR - 16 бит – селектор LDT. Дескрипторы LDT находятся в GDT. Но, чтобы не обращаться каждый раз к GDT, в процессоре имеется теневая (программно недоступная) часть регистра LDTR, в которую процессор помещает дескриптор LDT при каждой перегрузке селектора в регистре LDTR.

Слайд 5


Лекция_ОЭВМиС_10-09-2019, слайд №5
Описание слайда:

Слайд 6





В используются также защищенном режиме 32-разрядные:
В используются также защищенном режиме 32-разрядные:
регистры управления CR0-CR3,
регистры отладки DR0-DR7,
регистры проверки TR0-TR7.
	Страничное преобразование адресов:
базовый объект адресации – блок фиксированного размера (4Кбайт и/или 4 Мбайт) – страница.
В страничном преобразовании участвуют два типа структур:
каталоги таблиц,
таблицы страниц.
Их положение в памяти определяется физическим адресом, записанным в регистр управления CR3.
Для включения 
страничной
переадресации
устанавливают
31 бит (Paging)
в регистре CR0.
Описание слайда:
В используются также защищенном режиме 32-разрядные: В используются также защищенном режиме 32-разрядные: регистры управления CR0-CR3, регистры отладки DR0-DR7, регистры проверки TR0-TR7. Страничное преобразование адресов: базовый объект адресации – блок фиксированного размера (4Кбайт и/или 4 Мбайт) – страница. В страничном преобразовании участвуют два типа структур: каталоги таблиц, таблицы страниц. Их положение в памяти определяется физическим адресом, записанным в регистр управления CR3. Для включения страничной переадресации устанавливают 31 бит (Paging) в регистре CR0.



Похожие презентации
Mypresentation.ru
Загрузить презентацию