Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog - презентация, доклад, проект скачать

Нажмите для полного просмотра!

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №1

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №2

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №3

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №4

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №5

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №6

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №7

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №8

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №9

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №10

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №11

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №12

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №13

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №14

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №15

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №16

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №17

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №18

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №19

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №20

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №21

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №22

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №23

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №24

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №25

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №26

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №27

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №28

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №29

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №30

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №31

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №32

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №33

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №34

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №35

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №36

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №37

Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog, слайд №38

Содержание ▲

Вы можете ознакомиться и скачать презентацию на тему Sisteme VLSI reconfigurabile. Operatorii definiţi în limbajul Verilog. Доклад-сообщение содержит 38 слайдов. Презентации для любого класса можно скачать бесплатно. Если материал и наш сайт презентаций Mypresentation Вам понравились – поделитесь им с друзьями с помощью социальных кнопок и добавьте в закладки в своем браузере.

Слайды и текст этой презентации

Слайд 1

Описание слайда:

Sisteme VLSI reconfigurabile Curs 02 Introducere în Verilog – partea II

Слайд 2

Описание слайда:

Operatorii definiţi în limbajul Verilog

Слайд 3

Описание слайда:

Слайд 4

Описание слайда:

Exemplu de tratare a valorilor semnalelor de tip integer, respectiv reg, în calculele aritmetice `timescale 1ns/100ps // seteaza unitatea de masura pt. timp, // respectiv rezolutia simularii module c02ex01; integer y1, x1; // se declara 2 variabile de tip integer initial begin // begin-end defineste un segment de cod x1 = 8'd12; // se initializeaza variabila x1=12 y1 = x1/3; // lui y1 i se atribuie expresia x1/3 # 10 x1 = -8'd12; // dupa 10ns, x1=-12 (-12 se va reprezenta in C2) y1 = x1/3; // y1 isi actualizeaza valoarea; rezultatul este corect! end reg [7:0] y2, x2; // se declara 2 variabile de tip reg pe 8 biti initial begin x2=8'd12; y2=x2/3; # 10 x2=-8'd12; // ! x3 = -12 (-12 se va reprezenta in C2) y2=x2/3; // rezultatul este incorect deoarece in expresii, end // valoarea unui semnal de tip reg este interpretata endmodule // ca numar intreg fara semn

Слайд 5

Описание слайда:

Utilizarea semnalelor de tip integer, respectiv a valorii semnalor de tip reg cu operatori

Слайд 6

Описание слайда:

Слайд 7

Описание слайда:

Слайд 8

Описание слайда:

Utilizarea semnalelor de tip integer, respectiv a valorii semnalor de tip reg cu operatori

Слайд 9

Описание слайда:

Слайд 10

Описание слайда:

Rezultatele generate de utilizarea operatorilor logici, respectiv a operatorilor pe biţi `timescale 1ns/100ps module c02ex03 ( output reg zAnd, zOr, zNot, output reg [3:0] zAndB, zOrB, zNotB, output reg z); reg [3:0] x,y; initial begin x = 4'b1001; y = 4'b1111; # 5 y = 4'b0000; # 5 y = 4'b0001; end always @(x,y) // bloc de cod care se repeta la fiecare // tranzitie a semnalelor x si y begin zAnd = x && y; // oepratorii logici genereaza rezultate booleene zOr = x || y; zNot = !x; zAndB = x & y; // operatorii logici pe biti genereaza rezultate zOrB = x | y; // de dimensiunea operanzilor zNotB = ~x; z = ((x & (~y)))? !(x | y) : (x ^ y)&& y; end endmodule