🗊Презентация Цифровая схемотехника и архитектура компьютера. Микроархитектура. (Глава 7)

Микроархитектура: аппаратная реализация архитектуры в виде схемы Микроархитектура: аппаратная реализация архитектуры в виде схемы Процессор: Тракт данных: функциональные блоки обработки и передачи данных (арифметико-логическое устройство, регистровый файл, мультиплексоры и т.д.) Устройство управления: формирует управляющие сигналы для функциональных блоков

Несколько аппаратных реализаций одной и той же архитектуры: Несколько аппаратных реализаций одной и той же архитектуры: Однотактная реализация: каждая инструкция выполняется за один такт Многотактная реализация: каждая инструкция разбивается на несколько шагов и выполняется за несколько тактов Конвейерная реализация: каждая инструкция разбивается на несколько шагов и несколько инструкций выполняются одновременно

Время выполнения программы Время выполнения программы Execution Time = (#instructions)(cycles/instruction)(seconds/cycle) Время выполнения = (#инструкции)(такты/инструкция)(секунды/такт) Определения: CPI: Количество тактов на выполнение инструкции (Cycles/instruction) Период тактовой частоты: секунды/такт IPC: Количество инструкций выполняемых за такт (instructions/cycle = IPC = 1 / CPI) Необходимо удовлетворять следующие ограничения: Стоимость Площадь на кристалле Энергопотребление Производительность

Будем рассматривать подмножество инструкций MIPS: Будем рассматривать подмножество инструкций MIPS: Инструкции R-типа: and, or, add, sub, slt Инструкции работы с памятью: lw, sw Инструкции переходов: beq, j

Определяется: Определяется: Содержимым счетчика команд (PC) Содержимым 32-х регистров общего назначения Содержимым памяти

Тракт данных Тракт данных Устройство управления

Шаг 1: Выборка (считывание) инструкции lw из памяти Шаг 1: Выборка (считывание) инструкции lw из памяти

Шаг 2: считывание операндов-источников из регистрового файла Шаг 2: считывание операндов-источников из регистрового файла

Шаг 3: расширение 16-битной константы до 32-х разрядов битом знака Шаг 3: расширение 16-битной константы до 32-х разрядов битом знака

Шаг 4: Вычисление адреса ячейки в памяти Шаг 4: Вычисление адреса ячейки в памяти

Шаг 5: считываем данные из памяти и записываем их в регистр, номер которого хранится в коде инструкции Шаг 5: считываем данные из памяти и записываем их в регистр, номер которого хранится в коде инструкции

Шаг 6: Вычисляем адрес следующей инструкции Шаг 6: Вычисляем адрес следующей инструкции

Запись содержимого регистра rt в память Запись содержимого регистра rt в память

Считываем операнды из регистров rs и rt Считываем операнды из регистров rs и rt Записываем ALUResult в регистр с номером из поля rd инструкции (для инструкций I-типа результат записывается в регистр с номером rt)

Проверяем на равенство регистры rs и rt Проверяем на равенство регистры rs и rt Рассчитываем адрес для условного перехода: BTA = (sign-extended immediate << 2) + (PC+4)

Время выполнения программы = (#инструкции)(такты/инструкция)(секунды/такт) = # инструкции x CPI x TC

Однотактный: Однотактный: + Простой Период тактовой частоты ограничен инструкцией с самой длинной цепью комбинационной логики (lw) Несколько сумматоров & 2 отдельных памяти Многотактный: + Выше тактовая частота + Простые инструкции выполняются быстрее (за меньше тактов) + Повторное использование аппаратурных ресурсов в разных тактах - Значительно усложняется устройство управления Этапы разработки: тракт данных и устройство управления

В конвейере выполняется несколько инструкций одновременно В конвейере выполняется несколько инструкций одновременно Конфликты случаются когда одна инструкция зависит от результата другой, еще не завершенной инструкции Типы конфликтов: Конфликты данных: результат инструкции еще не записан в регистр, а следующая инструкция уже пытается считать этот регистр Конфликты управления: процессор выбирает из памяти следующую инструкцию до того, как стало ясно, какую именно инструкцию надо выбрать(возникают из-за условных переходов)

Можно вставлять пустые инструкции (nop) в код программы перед компиляцией или во время компиляции Можно вставлять пустые инструкции (nop) в код программы перед компиляцией или во время компиляции Во время выполнения программы реализовать аппаратную передачу данных с одного этапа конвейера на другой не дожидаясь завершения инструкции Во время выполнения программы останавливать (stall) некоторые этапы конвейера до тех пор, пока проблемная инструкция не запишет в регистровый файл результат, от которого зависят инструкции на остановленных этапах

Можно передавать необходимые данные на этап Выполнения с этапов: Можно передавать необходимые данные на этап Выполнения с этапов: Доступа к памяти или Записи результатов в регистровый файл Управляющая логика для ForwardAE: if ((rsE != 0) AND (rsE == WriteRegM) AND RegWriteM) then ForwardAE = 10 else if ((rsE != 0) AND (rsE == WriteRegW) AND RegWriteW) then ForwardAE = 01 else ForwardAE = 00 Управляющая логика для ForwardBE похожа, но нужно заменить rsE на rtE

lwstall = lwstall = ((rsD==rtE) OR (rtD==rtE)) AND MemtoRegE StallF = StallD = FlushE = lwstall

beq: beq: Будет выполнен условный переход или нет становится известно только на 4-й стадии конвейера Пока это не станет известно, инструкции следующие за инструкцией условного перехода продолжают попадать в конвейер В случае необходимости условного перехода эти инструкции (идущие после beq) не должны быть выполнены и их необходимо удалить из конвейера Цена неправильного предсказания результата условного перехода Количество инструкций, которые необходимо удалить из конвейера, если переход все таки произойдет Это количество можно уменьшить, проверяя условие перехода на более ранних стадиях конвейера

Логика управления передачей данных между стадиями конвейера (Forwarding logic): Логика управления передачей данных между стадиями конвейера (Forwarding logic): ForwardAD = (rsD !=0) AND (rsD == WriteRegM) AND RegWriteM ForwardBD = (rtD !=0) AND (rtD == WriteRegM) AND RegWriteM Логика останова конвейера (Stalling logic): branchstall = BranchD AND RegWriteE AND (WriteRegE == rsD OR WriteRegE == rtD) OR BranchD AND MemtoRegM AND (WriteRegM == rsD OR WriteRegM == rtD) StallF = StallD = FlushE = lwstall OR branchstall

Мы можем попробовать оценить на сколько вероятно выполнение условного перехода и использовать наиболее вероятный результат Мы можем попробовать оценить на сколько вероятно выполнение условного перехода и использовать наиболее вероятный результат Например, в циклах наиболее вероятно выполнение условных переходов назад (переходы на начало итерации цикла скорее выполняются, чем нет) Для улучшения предсказания переходов можно использовать результаты предыдущих предсказаний (например, если три прошлых раза мы переходили назад, то скорее всего это цикл и в следующий раз условный переход назад тоже состоится) Хорошее предсказание уменьшает количество сбросов стадий конвейера

Отдельные регистры. Не входят в регистровый файл Отдельные регистры. Не входят в регистровый файл Cause Содержит код причины исключения Регистр 13 Сопроцессора 0 EPC (Exception PC) Содержит значение счетчика команд (PC) на момент возникновения исключения Регистр 14 Сопроцессора 0 Инструкция считывания регистра Сопроцессора 0 в регистр общего назначения mfc0 $t0, Cause Копирует содержимое Cause в регистр $t0

Длинные конвейеры Длинные конвейеры Динамическое предсказание переходов Суперскалярные процессоры Процессоры с внеочередным выполнением инструкций Переименование регистров SIMD Многопоточность Многопроцессорность

Содержат 10-20 стадий Содержат 10-20 стадий Количество стадий ограничивается: Конфликтами конвейера Энергопотреблением Стоимостью Увеличением задержки тактового сигнала

У идеального конвейерного процессора: CPI = 1 У идеального конвейерного процессора: CPI = 1 Неверное предсказание переходов увеличивает CPI Статическое предсказание переходов: Проверяем направление перехода (вперед или назад) Если переход назад, считаем, что он будет выполнен Иначе, считаем, что переход не будет выполнен Динамическое предсказание переходов: Процессор содержит таблицу с последними несколькими сотнями (или тысячами) инструкций условного перехода. Эту таблица иногда называют буфером целевых адресов ветвлений (branch target buffer). Она содержит адреса переходов и информацию о том, был ли переход выполнен.

add $s1, $0, $0 # sum = 0 add $s1, $0, $0 # sum = 0 add $s0, $0, $0 # i = 0 addi $t0, $0, 10 # $t0 = 10 for: beq $s0, $t0, done # if i == 10, branch add $s1, $s1, $s0 # sum = sum + i addi $s0, $s0, 1 # increment i j for done:

Запоминает, был ли переход выполнен в прошлый раз, и предсказывает, что в следующий раз произойдет то же самое Запоминает, был ли переход выполнен в прошлый раз, и предсказывает, что в следующий раз произойдет то же самое Ошибается дважды: для первого и последнего условных переходов цикла (на первой и последней итерации)

Дает неверное предсказание только для последнего условного перехода цикла (на последней итерации) Дает неверное предсказание только для последнего условного перехода цикла (на последней итерации)

Позволяет одновременно считывать и выполнять несколько инструкций за счет дублирования функциональных блоков Позволяет одновременно считывать и выполнять несколько инструкций за счет дублирования функциональных блоков Как будто в процессоре одновременно функционирует несколько конвейеров Зависимости между инструкциями значительно усложняют их одновременное выполнение

lw $t0, 40($s0) lw $t0, 40($s0) add $t1, $t0, $s1 sub $t0, $s2, $s3 Идеальный IPC: 2 and $t2, $s4, $t0 Реальный IPC: 2 or $t3, $s5, $s6 sw $s7, 80($t3)

lw $t0, 40($s0) lw $t0, 40($s0) add $t1, $t0, $s1 sub $t0, $s2, $s3 Идеальный IPC: 2 and $t2, $s4, $t0 Реальный IPC: 6/5 = 1.17 or $t3, $s5, $s6 sw $s7, 80($t3)

Процессор заранее просматривает наперед большое количество инструкций, находит независимые друг от друга инструкции и запускает их на одновременное выполнение Процессор заранее просматривает наперед большое количество инструкций, находит независимые друг от друга инструкции и запускает их на одновременное выполнение Инструкции могут выполняться не в том порядке, в котором они расположены в программе Процессор следит за тем, чтобы внеочередное выполнение не нарушало алгоритм работы программы Зависимости: RAW (read after write, чтение после записи): предыдущая инструкция записывает, следующая считывает регистр WAR (write after read, запись после чтения): предыдущая инструкция считывает регистр, следующая инструкция записывает этот регистр WAW (write after write, запись после записи): инструкция пытается писать в регистр после того, как в него уже записала следующая по ходу программы инструкция

Параллелизм на уровне инструкций (Instruction level parallelism, ILP): число инструкций, которые могут выполнятся одновременно (обычно < 3) Параллелизм на уровне инструкций (Instruction level parallelism, ILP): число инструкций, которые могут выполнятся одновременно (обычно < 3) Таблица готовности (Scoreboard): таблица, хранящая информацию про: Инструкции ожидающие выполнения Доступные функциональные блоки (АЛУ, порты памяти и т.д.) Зависимости между инструкциями

lw $t0, 40($s0) lw $t0, 40($s0) add $t1, $t0, $s1 sub $t0, $s2, $s3 Идеальный IPC: 2 and $t2, $s4, $t0 Реальный IPC: 6/4 = 1.5 or $t3, $s5, $s6 sw $s7, 80($t3)

lw $t0, 40($s0) lw $t0, 40($s0) add $t1, $t0, $s1 sub $t0, $s2, $s3 Идеальный IPC: 2 and $t2, $s4, $t0 Реальный IPC: 6/3 = 2 or $t3, $s5, $s6 sw $s7, 80($t3)

Одиночный поток команд, множественный поток данных (Single Instruction Multiple Data, SIMD) Одиночный поток команд, множественный поток данных (Single Instruction Multiple Data, SIMD) Одна инструкция обрабатывает множество блоков данных одновременно (например, параллельно суммирует несколько пар чисел) Часто используется в компьютерной графике Выполняется арифметическая операция над несколькими небольшими независимыми блоками данных (пакованная арифметика) Например, в 32-разрядном сумматоре можно одновременно суммировать 4-ре пары 8-битных операндов

Многопоточность Многопоточность Например, в текстовом редакторе один поток может отвечать за обработку вводимых с клавиатуры символов и набор текста, другой поток “одновременно” выполнять проверку правописания, третий поток может при этом выводить текст на печать Мультипроцессорность Несколько отдельных процессоров внутри одного чипа

Процесс: программа, которая выполняется на компьютере Процесс: программа, которая выполняется на компьютере Несколько процессов могут выполняться одновременно, например: веб серфинг, прослушивание музыки, написание статьи в текстовом редакторе Поток: часть процесса (программы) Процесс может содержать несколько потоков, например текстовый редактор может содержать потоки для набора текста, проверки орфографии, печати

В каждый момент времени выполняется один поток В каждый момент времени выполняется один поток Когда выполнение потока блокируется (например, поток ожидает данные из медленной внешней памяти): Архитектурное состояние потока сохраняется Архитектурное состояние следующего потока загружается в процессор и поток запускается на выполнение Такая процедура называется переключением контекста До тех пор, пока процессор переключается между потоками достаточно быстро, пользователю кажется, что все потоки выполняются одновременно.

У многопоточного процессора есть несколько копий архитектурного состояния У многопоточного процессора есть несколько копий архитектурного состояния Несколько потоков могут быть активны одновременно: Когда выполнение одного потока блокируется, сразу же запускается выполнение другого потока на имеющихся функциональных блоках Если один поток не использует все функциональные блоки процессора, их использует другой поток Многопоточность не влияет на параллелизм на уровне инструкций (ILP) отдельного потока, но увеличивает общую производительность вычислений Intel называет такую технологию “hyperthreading”

Многопроцессорная система (multiprocessor system), или просто мультипроцессор, состоит из нескольких процессоров и аппаратуры для соединения их между собой Многопроцессорная система (multiprocessor system), или просто мультипроцессор, состоит из нескольких процессоров и аппаратуры для соединения их между собой Типы: Гомогенная (симметричная) многопроцессорность: несколько одинаковых процессоров подключены к общей памяти Гетерогенная (асимметричная) многопроцессорность: разные типы процессорных ядер используются для задач разных типов (например, в мобильном телефоне для вычислений используется обычный процессор, а для обработки аудио/видео – специализированное DSP ядро) Кластеры: каждое ядро имеет свою собственную память

Patterson & Hennessy’s: Computer Architecture: A Quantitative Approach Patterson & Hennessy’s: Computer Architecture: A Quantitative Approach Conferences: www.cs.wisc.edu/~arch/www/ ISCA (International Symposium on Computer Architecture) HPCA (International Symposium on High Performance Computer Architecture)