🗊Презентация Конвейерная обработка данных в процессорах IA-32. Работа процессоров семейства P6 и Pentium 4 IA-32. (Лекция 4)

Категория: Технология
Нажмите для полного просмотра!
Конвейерная обработка данных в процессорах IA-32. Работа процессоров семейства P6 и Pentium 4 IA-32. (Лекция 4), слайд №1Конвейерная обработка данных в процессорах IA-32. Работа процессоров семейства P6 и Pentium 4 IA-32. (Лекция 4), слайд №2Конвейерная обработка данных в процессорах IA-32. Работа процессоров семейства P6 и Pentium 4 IA-32. (Лекция 4), слайд №3Конвейерная обработка данных в процессорах IA-32. Работа процессоров семейства P6 и Pentium 4 IA-32. (Лекция 4), слайд №4Конвейерная обработка данных в процессорах IA-32. Работа процессоров семейства P6 и Pentium 4 IA-32. (Лекция 4), слайд №5Конвейерная обработка данных в процессорах IA-32. Работа процессоров семейства P6 и Pentium 4 IA-32. (Лекция 4), слайд №6Конвейерная обработка данных в процессорах IA-32. Работа процессоров семейства P6 и Pentium 4 IA-32. (Лекция 4), слайд №7Конвейерная обработка данных в процессорах IA-32. Работа процессоров семейства P6 и Pentium 4 IA-32. (Лекция 4), слайд №8Конвейерная обработка данных в процессорах IA-32. Работа процессоров семейства P6 и Pentium 4 IA-32. (Лекция 4), слайд №9Конвейерная обработка данных в процессорах IA-32. Работа процессоров семейства P6 и Pentium 4 IA-32. (Лекция 4), слайд №10Конвейерная обработка данных в процессорах IA-32. Работа процессоров семейства P6 и Pentium 4 IA-32. (Лекция 4), слайд №11Конвейерная обработка данных в процессорах IA-32. Работа процессоров семейства P6 и Pentium 4 IA-32. (Лекция 4), слайд №12Конвейерная обработка данных в процессорах IA-32. Работа процессоров семейства P6 и Pentium 4 IA-32. (Лекция 4), слайд №13Конвейерная обработка данных в процессорах IA-32. Работа процессоров семейства P6 и Pentium 4 IA-32. (Лекция 4), слайд №14Конвейерная обработка данных в процессорах IA-32. Работа процессоров семейства P6 и Pentium 4 IA-32. (Лекция 4), слайд №15Конвейерная обработка данных в процессорах IA-32. Работа процессоров семейства P6 и Pentium 4 IA-32. (Лекция 4), слайд №16Конвейерная обработка данных в процессорах IA-32. Работа процессоров семейства P6 и Pentium 4 IA-32. (Лекция 4), слайд №17Конвейерная обработка данных в процессорах IA-32. Работа процессоров семейства P6 и Pentium 4 IA-32. (Лекция 4), слайд №18Конвейерная обработка данных в процессорах IA-32. Работа процессоров семейства P6 и Pentium 4 IA-32. (Лекция 4), слайд №19
Скачать
Вы можете ознакомиться и скачать презентацию на тему Конвейерная обработка данных в процессорах IA-32. Работа процессоров семейства P6 и Pentium 4 IA-32. (Лекция 4). Доклад-сообщение содержит 19 слайдов. Презентации для любого класса можно скачать бесплатно. Если материал и наш сайт презентаций Mypresentation Вам понравились – поделитесь им с друзьями с помощью социальных кнопок и добавьте в закладки в своем браузере.

Слайды и текст этой презентации

Слайд 1


Организация ЭВМ и систем Лекция № 4 Конвейерная обработка данных в процессорах IA-32 Организация и режимы работы процессоров семейства P6 и Pentium 4 IA-32
Описание слайда:
Организация ЭВМ и систем Лекция № 4 Конвейерная обработка данных в процессорах IA-32 Организация и режимы работы процессоров семейства P6 и Pentium 4 IA-32

Слайд 2


Конвейерная обработка данных В ЦП 80286 конвейер состоит из: BU – шинный блок (считывание из памяти и портов ввода/вывода). IU – командный блок (дешифрация команд). EU – исполнительный блок (выполнение команд). AU – адресный блок (вычисляет все адреса, формирует физический адрес).
Описание слайда:
Конвейерная обработка данных В ЦП 80286 конвейер состоит из: BU – шинный блок (считывание из памяти и портов ввода/вывода). IU – командный блок (дешифрация команд). EU – исполнительный блок (выполнение команд). AU – адресный блок (вычисляет все адреса, формирует физический адрес).

Слайд 3


Конвейерная обработка данных в ЦП 80286
Описание слайда:
Конвейерная обработка данных в ЦП 80286

Слайд 4


Конвейерная обработка данных в ЦП 80486 В ЦП 80486 – пятиступенчатый конвейер для обработки данных: предвыборка команд (PF –Perfect); декодирование команды (D1 – Instruction Decode); формирование адреса (D2 – Address Generate); выполнение команды в АЛУ и доступ к кэш-памяти (EX – Execute); обратная запись (WB – Write Back).
Описание слайда:
Конвейерная обработка данных в ЦП 80486 В ЦП 80486 – пятиступенчатый конвейер для обработки данных: предвыборка команд (PF –Perfect); декодирование команды (D1 – Instruction Decode); формирование адреса (D2 – Address Generate); выполнение команды в АЛУ и доступ к кэш-памяти (EX – Execute); обратная запись (WB – Write Back).

Слайд 5


ЦП Pentium
Описание слайда:
ЦП Pentium

Слайд 6


Конвейерная обработка данных в ЦП Pentium PF D1 D2 EX WB
Описание слайда:
Конвейерная обработка данных в ЦП Pentium PF D1 D2 EX WB

Слайд 7


ЦП Pentium Суперскалярная архитектура – это способ построения процессора с двумя или более конвейерами, позволяющий выполнять параллельно 2 или более выбранные команды. U – конвейер основной (команды целочисленные и с плавающей точкой). V – конвейер (команды, которые выполняются за один такт). Спаривание – это процесс параллельного выполнения 2-х команд, независящих по данным или ресурсам.
Описание слайда:
ЦП Pentium Суперскалярная архитектура – это способ построения процессора с двумя или более конвейерами, позволяющий выполнять параллельно 2 или более выбранные команды. U – конвейер основной (команды целочисленные и с плавающей точкой). V – конвейер (команды, которые выполняются за один такт). Спаривание – это процесс параллельного выполнения 2-х команд, независящих по данным или ресурсам.

Слайд 8


Основные отличия ЦП Pentium Увеличен размер страничной памяти. Механизм страничной организации памяти позволяет работать одновременно со страницей 4 Мбайт. 64-разрядная ШД. Конвейеризация машинного цикла. Суперскалярная архитектура. Контроль четности адреса и данных. Раздельные блоки кэш-памяти для данных и кода. Блок прогнозирования ветвлений. Средства управления питанием (снижение мощности потребления).
Описание слайда:
Основные отличия ЦП Pentium Увеличен размер страничной памяти. Механизм страничной организации памяти позволяет работать одновременно со страницей 4 Мбайт. 64-разрядная ШД. Конвейеризация машинного цикла. Суперскалярная архитектура. Контроль четности адреса и данных. Раздельные блоки кэш-памяти для данных и кода. Блок прогнозирования ветвлений. Средства управления питанием (снижение мощности потребления).

Слайд 9


ЦП Pentium Pro (P6) В Р6 динамическое исполнение программы. Этот термин определил 3 способа обработки данных: Глубокое предсказание ветвлений (с вероятностью > 90% можно предсказать 10=15 ближайших переходов). Анализ потока данных (на 20-30 шагов вперед посмотреть программу и определить зависимость команд по данным или ресурсам). Опережающее исполнение команд (ЦП P6 может выполнять команды в порядке отличном от их следования в программе. )
Описание слайда:
ЦП Pentium Pro (P6) В Р6 динамическое исполнение программы. Этот термин определил 3 способа обработки данных: Глубокое предсказание ветвлений (с вероятностью > 90% можно предсказать 10=15 ближайших переходов). Анализ потока данных (на 20-30 шагов вперед посмотреть программу и определить зависимость команд по данным или ресурсам). Опережающее исполнение команд (ЦП P6 может выполнять команды в порядке отличном от их следования в программе. )

Слайд 10


Структура микропроцессора Pentium Pro
Описание слайда:
Структура микропроцессора Pentium Pro

Слайд 11


Новое в процессоре Pentium Pro Кэш-память 2-го уровня размером в 256 Кбайт сопряжена с ЦП в виде второго кристалла. Динамическое исполнение. Суперскалярная архитектура (метод построения процессора с двумя или более конвейерами, позволяющий запускать и параллельно выполнять более одной команды за такт). Внутренняя RISC архитектура. Число исполнительных устройств – 5.
Описание слайда:
Новое в процессоре Pentium Pro Кэш-память 2-го уровня размером в 256 Кбайт сопряжена с ЦП в виде второго кристалла. Динамическое исполнение. Суперскалярная архитектура (метод построения процессора с двумя или более конвейерами, позволяющий запускать и параллельно выполнять более одной команды за такт). Внутренняя RISC архитектура. Число исполнительных устройств – 5.

Слайд 12


Как работает обычный Pentium?
Описание слайда:
Как работает обычный Pentium?

Слайд 13


Как работает Pentium Pro?
Описание слайда:
Как работает Pentium Pro?

Слайд 14


ЦП Pentium MMX Основные черты MMX (MultiMediaeXtention) технологии: SIMD архитектура (одна команда над многими данными); 57 новых инструкций; 8 64-разрядных регистра MMX (ММ0-ММ7 – это мантиссы 8 регистров блока арифметики с плавающей точкой); 4 новых типа данных: упакованный байт 64=8х8 упакованное слово 64=4х16 упакованное двойное слово 64=2х32 учетверенное слово 64=1х64
Описание слайда:
ЦП Pentium MMX Основные черты MMX (MultiMediaeXtention) технологии: SIMD архитектура (одна команда над многими данными); 57 новых инструкций; 8 64-разрядных регистра MMX (ММ0-ММ7 – это мантиссы 8 регистров блока арифметики с плавающей точкой); 4 новых типа данных: упакованный байт 64=8х8 упакованное слово 64=4х16 упакованное двойное слово 64=2х32 учетверенное слово 64=1х64

Слайд 15


ЦП Pentium II 2 КЭШа I уровня (16 Кб). КЭШ II уровня (512 Кб). Двойная независимая шина (300-разрядная) - 2 независимых канала передачи данных: для связи ЦП с КЭШ II уровня; для связи ЦП с оперативной памятью.
Описание слайда:
ЦП Pentium II 2 КЭШа I уровня (16 Кб). КЭШ II уровня (512 Кб). Двойная независимая шина (300-разрядная) - 2 независимых канала передачи данных: для связи ЦП с КЭШ II уровня; для связи ЦП с оперативной памятью.

Слайд 16


ЦП Pentium III Используется расширение SSE (Streaming SIMD Extensions) – потоковые SIMD расширения. SSE инструкции доступны во всех режимах работы. 70 новых инструкций. 8 новых 128-разрядных регистров данных: XMM0, XMM1,…, XMM7. 32-битный регистр управления/состояния MXCSR используется для маскирования исключений, выбора режимов и определения состояния флагов. Новый тип данных - упакованные числа с плавающей запятой одинарной точности). В одном 128-разрядном регистре 4 новых типа данных. Все команды SSE доступны из любых режимов работы ЦП: реального, защищенного и виртуального.
Описание слайда:
ЦП Pentium III Используется расширение SSE (Streaming SIMD Extensions) – потоковые SIMD расширения. SSE инструкции доступны во всех режимах работы. 70 новых инструкций. 8 новых 128-разрядных регистров данных: XMM0, XMM1,…, XMM7. 32-битный регистр управления/состояния MXCSR используется для маскирования исключений, выбора режимов и определения состояния флагов. Новый тип данных - упакованные числа с плавающей запятой одинарной точности). В одном 128-разрядном регистре 4 новых типа данных. Все команды SSE доступны из любых режимов работы ЦП: реального, защищенного и виртуального.

Слайд 17


ЦП Pentium IV Net-Burst – архитектура: Изменение последовательности выполнения команд. Буфер предсказания переходов – 4Кб (вероятность удачного предсказания 93-94%). Окно команд (можно выбирать 126 команд для внеочередного выполнения). Трассирующий КЭШ – команд I уровня находится после дешифратора и содержит микрокоманды готовые к исполнению (объем кэша - 12000 микрокоманд). Используются SIMD расширения, включая 144 новых инструкции, использующие 128-разрядные XMM - регистры. АЛУ работает на удвоенной частоте ЦП. Применена Quad-pumped 400 Мгц системная шина, обеспечивающая пропускную способность 3,2 Гбайта/с. Кэш L2 – 256 Кбайт работает на частоте процессора. Кэш L1 – 8Кбайт.
Описание слайда:
ЦП Pentium IV Net-Burst – архитектура: Изменение последовательности выполнения команд. Буфер предсказания переходов – 4Кб (вероятность удачного предсказания 93-94%). Окно команд (можно выбирать 126 команд для внеочередного выполнения). Трассирующий КЭШ – команд I уровня находится после дешифратора и содержит микрокоманды готовые к исполнению (объем кэша - 12000 микрокоманд). Используются SIMD расширения, включая 144 новых инструкции, использующие 128-разрядные XMM - регистры. АЛУ работает на удвоенной частоте ЦП. Применена Quad-pumped 400 Мгц системная шина, обеспечивающая пропускную способность 3,2 Гбайта/с. Кэш L2 – 256 Кбайт работает на частоте процессора. Кэш L1 – 8Кбайт.

Слайд 18


Вопросы для самоконтроля Какие блоки составляют конвейер ЦП 80286? Какой блок и почему был добавлен в конвейер ЦП 80486? За сколько шагов выполнятся 10 простых команд в ЦП Pentium? Что понимают под суперскалярной архитектурой? Какие команды могут быть спаренными? Какие способы обработки данных объединяет термин «динамическое исполнение программы»? В чем состоит внутренняя RISC-архитектура ЦП Pentium Pro?
Описание слайда:
Вопросы для самоконтроля Какие блоки составляют конвейер ЦП 80286? Какой блок и почему был добавлен в конвейер ЦП 80486? За сколько шагов выполнятся 10 простых команд в ЦП Pentium? Что понимают под суперскалярной архитектурой? Какие команды могут быть спаренными? Какие способы обработки данных объединяет термин «динамическое исполнение программы»? В чем состоит внутренняя RISC-архитектура ЦП Pentium Pro?

Слайд 19


Вопросы для самоконтроля В работе какого процессора наблюдается отклонение от принципов фон Неймана? В чем это проявляется? В чем состоит преимущество использования двойной независимой шины? Что нового появилось в архитектуре процессора Pentium III по сравнению с Pentium MMX? Какие особенности имеет Net-Burst – архитектура? В чем состоит отличие кэш-команд ЦП Pentium IV от всех предыдущих?
Описание слайда:
Вопросы для самоконтроля В работе какого процессора наблюдается отклонение от принципов фон Неймана? В чем это проявляется? В чем состоит преимущество использования двойной независимой шины? Что нового появилось в архитектуре процессора Pentium III по сравнению с Pentium MMX? Какие особенности имеет Net-Burst – архитектура? В чем состоит отличие кэш-команд ЦП Pentium IV от всех предыдущих?

Скачать

Похожие презентации
Mypresentation.ru
Загрузить презентацию