🗊Презентация Проектирование цифровых устройств на ПЛИС

Проектирование цифровых устройств на ПЛИС

Область применения высокопроизводительных вычислительных систем Прикладная физика, математика Ядерная физика Астрофизика Метеорология Создание искусственного интеллекта Генетика Медицина Военно-прикладные задачи

Классические способы повышения производительности вычислительных систем Аппаратные Реализация параллелизма на всех уровнях ВС Усовершенствование архитектуры Использование быстродействующей элементной базы Программно-аппаратные – реализуются на уровне программного обеспечения

Использование ПЛИС в области высокопроизводительных вычислений

Мировые лидеры высокопроизводительных вычислений

Транзистори

Статическое ОЗУ Микропроцессоры Микросхемы малой и средней степени интеграции (ИС) — до 100 / до 1000 элементов в кристалле. Большая интегральная схема (БИС) — от 1000 до 10000 элементов в кристалле (1970). Сверхбольшая интегральная схема (СБИС) — свыше 10000 элементов в кристалле.

Архитектура ПЛУ на ППЗУ Программируемые постоянные запоминающие устройства Изначально созданы для реализации постоянной памяти компьютера - хранения программных инструкций и констант. Предложено эффективное применение - использование ППЗУ для реализации любой комбинационной логики

Преимущества и недостатки решения

Архитектура ПЛМ Программируемые логические матрицы (1975 г) Programmable Logic Array – PLA Решение проблем, связанных с ограничениями ППЗУ Программируемый массив функций И и программируемый массив функций ИЛИ Задаются параметрами (m, n, q): m – число входов; n – число выходов; q – число промежуточных шин Наиболее распространенные типы ПЛМ: ПЛМ (12, 8, 96); ПЛМ (16, 8, 48); ПЛМ (20, 16, 72);

Пример реализации системы переключательных функций на ПЛМ (4,3,7)

Программируемые массивы логики PAL – Programmable Array Logic Программируемый массив логики (1975 год) Программируемая матрица ”И” , фиксированная матрица “ИЛИ” Программируемая матрица ”И” , фиксированная матрица “ИЛИ_НЕ” Единственная программируемая матрица “И-НЕ” или “ИЛИ_НЕ” GAL – Generic Array Logic Изменяемый массив логики Электрически стираемые разновидности PAL (1983 год)

ПЛУ – конца 80 годов Относятся к микросхемам средней степени интеграции, с небольшим количество вентилей; Имеют невысокое быстродействие; Не нашли широкого практического применения не смотря на активное развитие; На сегодняшний считаются морально устаревшими.

Технология программирования ПЛУ Метод плавких перемычек Метод наращиваемых перемычек Устройства программируемые фотошаблоном

Ячейка ПЗУ созданная с помощью фотошаблона

Технологии изготовления ПЛУ

Технические характеристики микросхем компании INTEL

Заказные и полузаказные ИС (ASIC, Аpplication Specific Integrated Circuit, Structured ASIC) Достоинства: При массовом производстве имеют невысокую цену. До появления современных ПЛИС не имели аналогов c с точки зрения реализации сложного нестандартного оберудования. Заказные и полузаказные ИС являются энергонезависимыми. Для полностью заказных ИС спроектированное устройство содержит необходимое количество вентилей, на кристалле нет ничего лишнего и нет свободного места За счет наиболее оптимальной трассировки достигнуто максимально-возможное быстродействие, достигнуто минимальное енергопотребление За счет сверхвысокой степени интеграции возможна реализация сколько угодно сложных цифровых устройств. Для полузаказных ИС: имеют более разумную цену и приемлемую скорость разработки за счет использования частично готовой конфигурации. Недостатки: Окончательный вариант конфигурации зашивается в кристалл и для модификации требуется создание новой версии устройства. Заказные ИС: Разработка и производство сложный, длительный, трудоемкий, дорогостоящий процесс. Для полузаказных ИС: В качестве недостатка следует сказать, что все внутренние ресурсы микросхем не используются, кроме того расположение вентилей строго определено и трассировка внутренних соединений не всегда оптимальна, что сказывается на быстродействии микросхемы, производительности и потребляемой мощности.

Программируемые логические интегральные схемы, ПЛИС (FPGA, Field Prоgrammable Gate Array) Достоинства: Высокая степень интеграции. Миллионы вентилей; Реализация таких же сложных функций, которые раньше могли быть решены только с использованием заказных ИС. С точки зрения реализуемых функций имеют более гибкую структуру чем CPLD ПЛИС программируются в лабораторных условиях (в отличии от устройств внутренняя структура которых жестко зашита на производстве. Функциональность устройства может быть задана на месте в соответствии с специализированными требованиями заказчика, устройство может быть отлажено и модифицировано на месте. можно отлаживать, как весь проект целиком, так и отдельные цепи устройства. Стоимость изготовления ниже стоимости изготовления заказных МС, однако при массовом производстве заказные ИС дешевле. Очень дешево можно создавать и отлаживать опытные образцы, а затем налаживать массовый выпуск на ИС. простое внесение изменений устройства, сокращение сроков выхода устройства на рынок. Привлекательны не только для промышленного производства, но и для небольших компаний разработчиков. могут программироваться однократно или многократно. может программироваться внутрисистемною, т.е. функции устройства ПЛИС уже встроенного в электронную систему могут быть запрограммированы или модифицированы. Недостатки: Энергозависимые. При выключенном питании конфигурация стирается.

Сложные программируемые логические устройства CPLD (Сomplex Рrogrammable Logic Device) Преимущества Энергонезависимые структуры Обладают всеми преимуществами ПЛИС В основе лежат программируемые логические блоки, реализующие СДНФ функции. Программируемые логические блоки объединятся в крупные— макроячейки, соединённые с внешними выводами и внутренними шинами. Функциональность CPLD кодируется в энергонезависимой памяти (FLASH), поэтому нет необходимости их перепрограммировать при включении. Недостатки Не высокая гибкость проектирования, ограниченные возможности с точки зрения реализации сложных устройства

Структура ПЛИС фирмы Xilinx

Встроенные функциональные блоки

Ведущие производители Atmel Altera Lattice Semiconductor Xilinx Actel Распределённая память ПЛИС, выполняется на основе энергозависимых ячеек статического ОЗУ (Xilinx и Altera) - энергозависимые на основе энергонезависимых ячеек Flash-памяти (Actel и Lattice Semiconductor) – энергонезависимые CPLD, FPGA на энергозависимых ячейках ОЗУ – встроенная FLASH + MK (Altera) - энергонезависимые

Система автоматизации проектирования Quartus II ALTERA

СБИС программируемой логики фирмы Altera Cтруктурированные полузаказные микросхемы ASIC, архитектура микросхем Stratix Микросхемы высокой и средней степени интеграции STRATIX, APEX 20К, FLEX 10К Микросхемы невысокой цены CYCLON, ACEX 1K Микросхемы с реализацией высокоскоростных протоколов обмена данными STRATIX GX MERCURY CPLD микросхемы MAX 7000 MAX 3000 (не развиваются и не поддерживаются) Микросхема MAX II (реалзована по классической FPGA схеме) Встоенные процессорные ядра NIOS, EXCALIBUS Конфигурационные ПЗУ (память + встроенный контроллер)

Системы автоматизации проектирования фирмы Altera Quartus II поддерживает все семейства микросхем Stratix, Stratix GX, Cyclone, APEX II, APEX 20K/E/C, Excalibur, & Mercury Devices FLEX 10KE, ACEX 1K, FLEX 6000, MAX 3000A, MAX 7000AE, & MAX 7000B Devices Quartus II Web Edition (30 ДНЕЙ) Бесплатная версия Система с ограниченными возможностями MAX PLUS II FLEX, ACEX, & MAX MODEL SIM – мощная среда моделирования, много возможностей

Проект перед компиляцией

Редактор Netlist Viever Редактор Netlist Viever ( Преобразование описания проекта (всех блоков и узлов в примитивы понятные Quartus II. Quartus II преобразует проект в схему, реализуемую на заданной элементной базе.)

Редактор Technology Map Viever (результаты размещения проекта в топологии МС. Все в виде ячеек- c указанием номера ячейки и даже логической функции, которая выполняется)

Топологический редактор Chip Planner (просмотр и редактирование топологии МС)

Редактор назначений контактов Pin Planner

Отчет о результатах моделирования (отображение временной диаграммы)

Структурная модель полусумматора

Модуль мультиплексора (Behavior model)

Лабораторная работа №6 Проектирование процессорного ядра на ПЛИС