🗊Презентация Программируемые логические устройства. Классические ПЛМ

Категория: Технология
Нажмите для полного просмотра!
Программируемые логические устройства. Классические ПЛМ, слайд №1Программируемые логические устройства. Классические ПЛМ, слайд №2Программируемые логические устройства. Классические ПЛМ, слайд №3Программируемые логические устройства. Классические ПЛМ, слайд №4Программируемые логические устройства. Классические ПЛМ, слайд №5Программируемые логические устройства. Классические ПЛМ, слайд №6Программируемые логические устройства. Классические ПЛМ, слайд №7Программируемые логические устройства. Классические ПЛМ, слайд №8Программируемые логические устройства. Классические ПЛМ, слайд №9Программируемые логические устройства. Классические ПЛМ, слайд №10Программируемые логические устройства. Классические ПЛМ, слайд №11Программируемые логические устройства. Классические ПЛМ, слайд №12Программируемые логические устройства. Классические ПЛМ, слайд №13Программируемые логические устройства. Классические ПЛМ, слайд №14Программируемые логические устройства. Классические ПЛМ, слайд №15Программируемые логические устройства. Классические ПЛМ, слайд №16Программируемые логические устройства. Классические ПЛМ, слайд №17Программируемые логические устройства. Классические ПЛМ, слайд №18Программируемые логические устройства. Классические ПЛМ, слайд №19Программируемые логические устройства. Классические ПЛМ, слайд №20Программируемые логические устройства. Классические ПЛМ, слайд №21Программируемые логические устройства. Классические ПЛМ, слайд №22Программируемые логические устройства. Классические ПЛМ, слайд №23Программируемые логические устройства. Классические ПЛМ, слайд №24Программируемые логические устройства. Классические ПЛМ, слайд №25Программируемые логические устройства. Классические ПЛМ, слайд №26Программируемые логические устройства. Классические ПЛМ, слайд №27Программируемые логические устройства. Классические ПЛМ, слайд №28Программируемые логические устройства. Классические ПЛМ, слайд №29Программируемые логические устройства. Классические ПЛМ, слайд №30Программируемые логические устройства. Классические ПЛМ, слайд №31Программируемые логические устройства. Классические ПЛМ, слайд №32Программируемые логические устройства. Классические ПЛМ, слайд №33Программируемые логические устройства. Классические ПЛМ, слайд №34Программируемые логические устройства. Классические ПЛМ, слайд №35Программируемые логические устройства. Классические ПЛМ, слайд №36Программируемые логические устройства. Классические ПЛМ, слайд №37Программируемые логические устройства. Классические ПЛМ, слайд №38Программируемые логические устройства. Классические ПЛМ, слайд №39Программируемые логические устройства. Классические ПЛМ, слайд №40Программируемые логические устройства. Классические ПЛМ, слайд №41Программируемые логические устройства. Классические ПЛМ, слайд №42Программируемые логические устройства. Классические ПЛМ, слайд №43Программируемые логические устройства. Классические ПЛМ, слайд №44Программируемые логические устройства. Классические ПЛМ, слайд №45Программируемые логические устройства. Классические ПЛМ, слайд №46Программируемые логические устройства. Классические ПЛМ, слайд №47Программируемые логические устройства. Классические ПЛМ, слайд №48Программируемые логические устройства. Классические ПЛМ, слайд №49Программируемые логические устройства. Классические ПЛМ, слайд №50Программируемые логические устройства. Классические ПЛМ, слайд №51Программируемые логические устройства. Классические ПЛМ, слайд №52Программируемые логические устройства. Классические ПЛМ, слайд №53Программируемые логические устройства. Классические ПЛМ, слайд №54Программируемые логические устройства. Классические ПЛМ, слайд №55Программируемые логические устройства. Классические ПЛМ, слайд №56Программируемые логические устройства. Классические ПЛМ, слайд №57Программируемые логические устройства. Классические ПЛМ, слайд №58Программируемые логические устройства. Классические ПЛМ, слайд №59Программируемые логические устройства. Классические ПЛМ, слайд №60Программируемые логические устройства. Классические ПЛМ, слайд №61Программируемые логические устройства. Классические ПЛМ, слайд №62Программируемые логические устройства. Классические ПЛМ, слайд №63Программируемые логические устройства. Классические ПЛМ, слайд №64Программируемые логические устройства. Классические ПЛМ, слайд №65Программируемые логические устройства. Классические ПЛМ, слайд №66Программируемые логические устройства. Классические ПЛМ, слайд №67Программируемые логические устройства. Классические ПЛМ, слайд №68Программируемые логические устройства. Классические ПЛМ, слайд №69Программируемые логические устройства. Классические ПЛМ, слайд №70Программируемые логические устройства. Классические ПЛМ, слайд №71Программируемые логические устройства. Классические ПЛМ, слайд №72Программируемые логические устройства. Классические ПЛМ, слайд №73Программируемые логические устройства. Классические ПЛМ, слайд №74Программируемые логические устройства. Классические ПЛМ, слайд №75Программируемые логические устройства. Классические ПЛМ, слайд №76Программируемые логические устройства. Классические ПЛМ, слайд №77Программируемые логические устройства. Классические ПЛМ, слайд №78Программируемые логические устройства. Классические ПЛМ, слайд №79Программируемые логические устройства. Классические ПЛМ, слайд №80Программируемые логические устройства. Классические ПЛМ, слайд №81Программируемые логические устройства. Классические ПЛМ, слайд №82Программируемые логические устройства. Классические ПЛМ, слайд №83Программируемые логические устройства. Классические ПЛМ, слайд №84Программируемые логические устройства. Классические ПЛМ, слайд №85Программируемые логические устройства. Классические ПЛМ, слайд №86Программируемые логические устройства. Классические ПЛМ, слайд №87Программируемые логические устройства. Классические ПЛМ, слайд №88Программируемые логические устройства. Классические ПЛМ, слайд №89Программируемые логические устройства. Классические ПЛМ, слайд №90Программируемые логические устройства. Классические ПЛМ, слайд №91Программируемые логические устройства. Классические ПЛМ, слайд №92Программируемые логические устройства. Классические ПЛМ, слайд №93Программируемые логические устройства. Классические ПЛМ, слайд №94Программируемые логические устройства. Классические ПЛМ, слайд №95Программируемые логические устройства. Классические ПЛМ, слайд №96Программируемые логические устройства. Классические ПЛМ, слайд №97Программируемые логические устройства. Классические ПЛМ, слайд №98Программируемые логические устройства. Классические ПЛМ, слайд №99Программируемые логические устройства. Классические ПЛМ, слайд №100Программируемые логические устройства. Классические ПЛМ, слайд №101Программируемые логические устройства. Классические ПЛМ, слайд №102Программируемые логические устройства. Классические ПЛМ, слайд №103Программируемые логические устройства. Классические ПЛМ, слайд №104Программируемые логические устройства. Классические ПЛМ, слайд №105Программируемые логические устройства. Классические ПЛМ, слайд №106Программируемые логические устройства. Классические ПЛМ, слайд №107Программируемые логические устройства. Классические ПЛМ, слайд №108Программируемые логические устройства. Классические ПЛМ, слайд №109Программируемые логические устройства. Классические ПЛМ, слайд №110Программируемые логические устройства. Классические ПЛМ, слайд №111Программируемые логические устройства. Классические ПЛМ, слайд №112Программируемые логические устройства. Классические ПЛМ, слайд №113Программируемые логические устройства. Классические ПЛМ, слайд №114Программируемые логические устройства. Классические ПЛМ, слайд №115Программируемые логические устройства. Классические ПЛМ, слайд №116Программируемые логические устройства. Классические ПЛМ, слайд №117Программируемые логические устройства. Классические ПЛМ, слайд №118Программируемые логические устройства. Классические ПЛМ, слайд №119Программируемые логические устройства. Классические ПЛМ, слайд №120Программируемые логические устройства. Классические ПЛМ, слайд №121Программируемые логические устройства. Классические ПЛМ, слайд №122Программируемые логические устройства. Классические ПЛМ, слайд №123Программируемые логические устройства. Классические ПЛМ, слайд №124Программируемые логические устройства. Классические ПЛМ, слайд №125Программируемые логические устройства. Классические ПЛМ, слайд №126Программируемые логические устройства. Классические ПЛМ, слайд №127Программируемые логические устройства. Классические ПЛМ, слайд №128Программируемые логические устройства. Классические ПЛМ, слайд №129Программируемые логические устройства. Классические ПЛМ, слайд №130Программируемые логические устройства. Классические ПЛМ, слайд №131Программируемые логические устройства. Классические ПЛМ, слайд №132Программируемые логические устройства. Классические ПЛМ, слайд №133Программируемые логические устройства. Классические ПЛМ, слайд №134Программируемые логические устройства. Классические ПЛМ, слайд №135
Скачать

Содержание ▲

Вы можете ознакомиться и скачать презентацию на тему Программируемые логические устройства. Классические ПЛМ. Доклад-сообщение содержит 135 слайдов. Презентации для любого класса можно скачать бесплатно. Если материал и наш сайт презентаций Mypresentation Вам понравились – поделитесь им с друзьями с помощью социальных кнопок и добавьте в закладки в своем браузере.

Слайды и текст этой презентации

Слайд 1


Программируемые логические устройства Классические ПЛМ
Описание слайда:
Программируемые логические устройства Классические ПЛМ

Слайд 2


Способы достижения универсальности компонентов Программный. СБИС обрабатывают цифровые данные по заданной программе (микропроцессоры). Аппаратный. Состав и назначение СБИС определяется конечным приложением (программируемая логика).
Описание слайда:
Способы достижения универсальности компонентов Программный. СБИС обрабатывают цифровые данные по заданной программе (микропроцессоры). Аппаратный. Состав и назначение СБИС определяется конечным приложением (программируемая логика).

Слайд 3


Двухуровневая логика
Описание слайда:
Двухуровневая логика

Слайд 4


Программируемые логические матрицы (ПЛМ) Основой ПЛМ служит последовательность программируемых матриц элементов И и ИЛИ. В их структуру входят также блоки входных и выходных буферных каскадов (БВх и БВых).
Описание слайда:
Программируемые логические матрицы (ПЛМ) Основой ПЛМ служит последовательность программируемых матриц элементов И и ИЛИ. В их структуру входят также блоки входных и выходных буферных каскадов (БВх и БВых).

Слайд 5


Архитектура ПЛМ
Описание слайда:
Архитектура ПЛМ

Слайд 6


Программируемые логические матрицы (ПЛМ) Основными параметрами ПЛМ являются число входов m, число термов l и число выходов n. Терм – конъюнкция, связывающая m входных переменных, представленных в прямой или инверсной форме. Число формируемых термов равно числу конъюнкторов (числу выходов матрицы И). Термы подаются на входы дизъюнкторов (входы матрицы ИЛИ), формирующих n выходных функций. ПЛМ реализует дизъюнктивную нормальную форму (ДНФ).
Описание слайда:
Программируемые логические матрицы (ПЛМ) Основными параметрами ПЛМ являются число входов m, число термов l и число выходов n. Терм – конъюнкция, связывающая m входных переменных, представленных в прямой или инверсной форме. Число формируемых термов равно числу конъюнкторов (числу выходов матрицы И). Термы подаются на входы дизъюнкторов (входы матрицы ИЛИ), формирующих n выходных функций. ПЛМ реализует дизъюнктивную нормальную форму (ДНФ).

Слайд 7


Схемотехника ПЛМ Упрощенный вид биполярной ПЛМ Цепь выработки термов – диодная схема И Матрица ИЛИ формируется транзисторами, включенными по схеме эмитерных повторителей
Описание слайда:
Схемотехника ПЛМ Упрощенный вид биполярной ПЛМ Цепь выработки термов – диодная схема И Матрица ИЛИ формируется транзисторами, включенными по схеме эмитерных повторителей

Слайд 8


Реализация ПЛМ на транзисторах
Описание слайда:
Реализация ПЛМ на транзисторах

Слайд 9


Способы реализации
Описание слайда:
Способы реализации

Слайд 10


Programming a PROM
Описание слайда:
Programming a PROM

Слайд 11


Схемотехника ПЛМ Воспроизведение скобочных форм переключательных функций – для этого в ПЛМ должны присутствовать обратные связи
Описание слайда:
Схемотехника ПЛМ Воспроизведение скобочных форм переключательных функций – для этого в ПЛМ должны присутствовать обратные связи

Слайд 12


Схемотехника ПЛМ Для формирования прямого или инверсного выходного сигнала используются сумматоры по модулю 2
Описание слайда:
Схемотехника ПЛМ Для формирования прямого или инверсного выходного сигнала используются сумматоры по модулю 2

Слайд 13


Схемотехника ПЛМ Расширение возможностей ПЛМ с использованием элементов ввода/вывода с тремя состояниями
Описание слайда:
Схемотехника ПЛМ Расширение возможностей ПЛМ с использованием элементов ввода/вывода с тремя состояниями

Слайд 14


Схемотехника ПЛМ Добавление к комбинационной части триггеров позволяет создавать устройства с памятью
Описание слайда:
Схемотехника ПЛМ Добавление к комбинационной части триггеров позволяет создавать устройства с памятью

Слайд 15


Обобщенная структура классической ПЛМ
Описание слайда:
Обобщенная структура классической ПЛМ

Слайд 16


Дальнейшее развитие ПЛМ Недостаток классических ПЛМ – фиксированная настройка выходных макроячеек. Совершенствование архитектуры выходных макроячеек привело к созданию универсальных ПЛМ.
Описание слайда:
Дальнейшее развитие ПЛМ Недостаток классических ПЛМ – фиксированная настройка выходных макроячеек. Совершенствование архитектуры выходных макроячеек привело к созданию универсальных ПЛМ.

Слайд 17


Переход к универсальной ПЛМ
Описание слайда:
Переход к универсальной ПЛМ

Слайд 18


Архитектура логической ячейки классической универсальной ПЛМ
Описание слайда:
Архитектура логической ячейки классической универсальной ПЛМ

Слайд 19


Архитектура классической универсальной ПЛМ
Описание слайда:
Архитектура классической универсальной ПЛМ

Слайд 20


Универсальная ПЛМ Atmel
Описание слайда:
Универсальная ПЛМ Atmel

Слайд 21


Сложные программируемые логические интегральные схемы (CPLD) СПЛИС (CPLD ) являются дальнейшим развитием структур ПЛМ Архитектурно CPLD состоят из центральной коммутационной матрицы, множества функциональных логических блоков (универсальных ПЛМ) и блоков ввода/вывода на периферии кристалла. Ведущими производителями CPLD являются компании ALTERA, Xilinx, Atmel, Vantis, Cypress Semicond. и др.
Описание слайда:
Сложные программируемые логические интегральные схемы (CPLD) СПЛИС (CPLD ) являются дальнейшим развитием структур ПЛМ Архитектурно CPLD состоят из центральной коммутационной матрицы, множества функциональных логических блоков (универсальных ПЛМ) и блоков ввода/вывода на периферии кристалла. Ведущими производителями CPLD являются компании ALTERA, Xilinx, Atmel, Vantis, Cypress Semicond. и др.

Слайд 22


Структура CPLD
Описание слайда:
Структура CPLD

Слайд 23


Altera MAX
Описание слайда:
Altera MAX

Слайд 24


Altera MAX - Способы соединений
Описание слайда:
Altera MAX - Способы соединений

Слайд 25


Логическая ячейка CPLD
Описание слайда:
Логическая ячейка CPLD

Слайд 26


Блок ввода/вывода CPLD
Описание слайда:
Блок ввода/вывода CPLD

Слайд 27


Программируемая матрица соединений CPLD
Описание слайда:
Программируемая матрица соединений CPLD

Слайд 28


Сравнительные характеристики семейств CPLD
Описание слайда:
Сравнительные характеристики семейств CPLD

Слайд 29


Программируемые логические устройства. Классические ПЛМ, слайд №29
Описание слайда:

Слайд 30


Базовые матричные кристаллы (БМК) БМК относятся к полузаказным ИС. Это полуфабрикат, придание которому индивидуального характера происходит на заключительных стадиях производства СБИС. Основа БМК – совокупность регулярно расположенных на кристалле базовых ячеек (БЯ), между которыми могут располагаться свободные зоны для создания соединений (каналы). БЯ содержат группы нескоммутированных элементов (транзисторов, резисторов и др.). В периферийной области кристалла располагаются ячейки ввода/вывода.
Описание слайда:
Базовые матричные кристаллы (БМК) БМК относятся к полузаказным ИС. Это полуфабрикат, придание которому индивидуального характера происходит на заключительных стадиях производства СБИС. Основа БМК – совокупность регулярно расположенных на кристалле базовых ячеек (БЯ), между которыми могут располагаться свободные зоны для создания соединений (каналы). БЯ содержат группы нескоммутированных элементов (транзисторов, резисторов и др.). В периферийной области кристалла располагаются ячейки ввода/вывода.

Слайд 31


Различные структуры БМК Базовая ячейка (1) и каналы связи (2) БМК. Канальная структура БМК (а, б). Бесканальная структура БМК (в). Изменяемая структура БМК (г) – с переменной длиной ячейки.
Описание слайда:
Различные структуры БМК Базовая ячейка (1) и каналы связи (2) БМК. Канальная структура БМК (а, б). Бесканальная структура БМК (в). Изменяемая структура БМК (г) – с переменной длиной ячейки.

Слайд 32


Терминология, относящаяся к БМК Базовая ячейка (БЯ) – набор схемных элементов, регулярно повторяющихся на определенной площади кристалла. Элементы могут быть нескоммутированными или частично скоммутированными. БЯ внутренней области называются матричными, периферийной области – периферийными.
Описание слайда:
Терминология, относящаяся к БМК Базовая ячейка (БЯ) – набор схемных элементов, регулярно повторяющихся на определенной площади кристалла. Элементы могут быть нескоммутированными или частично скоммутированными. БЯ внутренней области называются матричными, периферийной области – периферийными.

Слайд 33


Терминология, относящаяся к БМК Способы организации ячеек БМК: - Из элементов МБЯ может быть сформирован один логический элемент, а для реализации более сложных функций используются несколько ячеек; - Из элементов МБЯ может быть сформирован любой функциональный узел, а состав элементов ячейки определяется схемой самого сложного узла. Функциональная ячейка (ФЯ) – функционально законченная схема, реализуемая путем соединения элементов в пределах одной или нескольких БЯ.
Описание слайда:
Терминология, относящаяся к БМК Способы организации ячеек БМК: - Из элементов МБЯ может быть сформирован один логический элемент, а для реализации более сложных функций используются несколько ячеек; - Из элементов МБЯ может быть сформирован любой функциональный узел, а состав элементов ячейки определяется схемой самого сложного узла. Функциональная ячейка (ФЯ) – функционально законченная схема, реализуемая путем соединения элементов в пределах одной или нескольких БЯ.

Слайд 34


Терминология, относящаяся к БМК Библиотека функциональных ячеек – совокупность ФЯ, используемых при проектировании БИС. Создается на этапе разработки БМК и предоставляет разработчику готовые схемотехнические решения. Эквивалентный вентиль (ЭВ) – группа элементов БМК, соответствующая возможности реализации логической функции вентиля (обычно – двухвходовый элемент И-НЕ или ИЛИ-НЕ). Используется для оценки логической емкости БМК. Каналы трассировки – пути размещения межсоединений в БМК.
Описание слайда:
Терминология, относящаяся к БМК Библиотека функциональных ячеек – совокупность ФЯ, используемых при проектировании БИС. Создается на этапе разработки БМК и предоставляет разработчику готовые схемотехнические решения. Эквивалентный вентиль (ЭВ) – группа элементов БМК, соответствующая возможности реализации логической функции вентиля (обычно – двухвходовый элемент И-НЕ или ИЛИ-НЕ). Используется для оценки логической емкости БМК. Каналы трассировки – пути размещения межсоединений в БМК.

Слайд 35


Терминология, относящаяся к БМК Пример библиотеки функциональных ячеек БМК фирмы Actel
Описание слайда:
Терминология, относящаяся к БМК Пример библиотеки функциональных ячеек БМК фирмы Actel

Слайд 36


Терминология, относящаяся к БМК Внутренняя область кристалла (ВО) окружена периферийной областью (ПО), расположенной по краям БМК. В периферийной области расположены специальные ПБЯ, набор схемных элементов которых ориентирован на решение задач ввода/вывода сигналов, а также контактные площадки (КП).
Описание слайда:
Терминология, относящаяся к БМК Внутренняя область кристалла (ВО) окружена периферийной областью (ПО), расположенной по краям БМК. В периферийной области расположены специальные ПБЯ, набор схемных элементов которых ориентирован на решение задач ввода/вывода сигналов, а также контактные площадки (КП).

Слайд 37


Пример базовой ячейки БМК
Описание слайда:
Пример базовой ячейки БМК

Слайд 38


Пример типичного БМК
Описание слайда:
Пример типичного БМК

Слайд 39


Программируемые пользователем вентильные матрицы (FPGA) Топологически сходны с канальными БМК Во внутренней области размещается множество регулярно расположенных идентичных конфигурируемых логических блоков (КЛБ) Между КЛБ проходят трассировочные каналы На периферии кристалла расположены блоки ввода\вывода
Описание слайда:
Программируемые пользователем вентильные матрицы (FPGA) Топологически сходны с канальными БМК Во внутренней области размещается множество регулярно расположенных идентичных конфигурируемых логических блоков (КЛБ) Между КЛБ проходят трассировочные каналы На периферии кристалла расположены блоки ввода\вывода

Слайд 40


Программируемые логические устройства. Классические ПЛМ, слайд №40
Описание слайда:

Слайд 41


Структура FPGA
Описание слайда:
Структура FPGA

Слайд 42


Структура логического блока FPGA Свойства и возможности FPGA зависят в первую очередь от характера их КЛБ и системы межсоединений В качестве КЛБ могут использоваться: - транзисторные пары (SLC – Simple Logic Cells); - мультиплексоры; - программируемые ПЗУ (LUTs – Look-Up Tables)
Описание слайда:
Структура логического блока FPGA Свойства и возможности FPGA зависят в первую очередь от характера их КЛБ и системы межсоединений В качестве КЛБ могут использоваться: - транзисторные пары (SLC – Simple Logic Cells); - мультиплексоры; - программируемые ПЗУ (LUTs – Look-Up Tables)

Слайд 43


Структура логического блока FPGA Пример логического блока на основе транзисторных пар Реализуемая функция:
Описание слайда:
Структура логического блока FPGA Пример логического блока на основе транзисторных пар Реализуемая функция:

Слайд 44


2-входовый мультиплексор как программируемый блок
Описание слайда:
2-входовый мультиплексор как программируемый блок

Слайд 45


Логическая ячейка Actel
Описание слайда:
Логическая ячейка Actel

Слайд 46


Структура логического блока FPGA Пример логического блока на основе мультиплексоров Реализуемая логическая функция:
Описание слайда:
Структура логического блока FPGA Пример логического блока на основе мультиплексоров Реализуемая логическая функция:

Слайд 47


Логическая ячейка на основе ПЗУ
Описание слайда:
Логическая ячейка на основе ПЗУ

Слайд 48


Программируемые логические устройства. Классические ПЛМ, слайд №48
Описание слайда:

Слайд 49


Программируемые логические устройства. Классические ПЛМ, слайд №49
Описание слайда:

Слайд 50


Программируемые логические устройства. Классические ПЛМ, слайд №50
Описание слайда:

Слайд 51


Программируемые логические устройства. Классические ПЛМ, слайд №51
Описание слайда:

Слайд 52


Структура логического блока FPGA на основе ПЗУ
Описание слайда:
Структура логического блока FPGA на основе ПЗУ

Слайд 53


Программируемые логические устройства. Классические ПЛМ, слайд №53
Описание слайда:

Слайд 54


Программируемые логические устройства. Классические ПЛМ, слайд №54
Описание слайда:

Слайд 55


Блок ввода/вывода FPGA
Описание слайда:
Блок ввода/вывода FPGA

Слайд 56


Система соединений FPGA
Описание слайда:
Система соединений FPGA

Слайд 57


Структура переключательного блока (PSM) FPGA
Описание слайда:
Структура переключательного блока (PSM) FPGA

Слайд 58


Пример создания связи в FPGA
Описание слайда:
Пример создания связи в FPGA

Слайд 59


Программируемые логические устройства. Классические ПЛМ, слайд №59
Описание слайда:

Слайд 60


Программируемые логические устройства. Классические ПЛМ, слайд №60
Описание слайда:

Слайд 61


Программируемые логические устройства. Классические ПЛМ, слайд №61
Описание слайда:

Слайд 62


Программируемые логические устройства. Классические ПЛМ, слайд №62
Описание слайда:

Слайд 63


Программируемые логические устройства. Классические ПЛМ, слайд №63
Описание слайда:

Слайд 64


Дополнительные блоки FPGA Встроенные блоки памяти (небольшого объема) – 16х1 или 32х1 бит
Описание слайда:
Дополнительные блоки FPGA Встроенные блоки памяти (небольшого объема) – 16х1 или 32х1 бит

Слайд 65


Дополнительные блоки FPGA Блок интерфейса граничного сканирования (JTAG) – для отладки и конфигурирования FPGA
Описание слайда:
Дополнительные блоки FPGA Блок интерфейса граничного сканирования (JTAG) – для отладки и конфигурирования FPGA

Слайд 66


Программируемые логические устройства. Классические ПЛМ, слайд №66
Описание слайда:

Слайд 67


Характеристики семейства FPGA Микросхемы FPGA построены по SRAM-технологии и требуют загрузки управляющей (конфигурационной) программы либо из внешнего ПЗУ, либо из другого устройства Широко используются при построении реконфигурируемых систем, при решении задач логической эмуляции, и пр.
Описание слайда:
Характеристики семейства FPGA Микросхемы FPGA построены по SRAM-технологии и требуют загрузки управляющей (конфигурационной) программы либо из внешнего ПЗУ, либо из другого устройства Широко используются при построении реконфигурируемых систем, при решении задач логической эмуляции, и пр.

Слайд 68


Пример кристалла FPGA
Описание слайда:
Пример кристалла FPGA

Слайд 69


Программируемые логические устройства. Классические ПЛМ, слайд №69
Описание слайда:

Слайд 70


Программируемые логические устройства. Классические ПЛМ, слайд №70
Описание слайда:

Слайд 71


Характеристики семейства FPGA
Описание слайда:
Характеристики семейства FPGA

Слайд 72


Системы на кристалле (SoC) Предпосылки появления «Систем на Кристалле» (System-on-Chip): - уменьшение топологических норм проектирования; - повышение уровня интеграции ПЛИС (несколько млн ЭВ); - повышение быстродействия ПЛИС (более 600 МГц). Возможность разместить на кристалле целую систему: - процессорная часть; - память; - интерфейсные схемы и др.
Описание слайда:
Системы на кристалле (SoC) Предпосылки появления «Систем на Кристалле» (System-on-Chip): - уменьшение топологических норм проектирования; - повышение уровня интеграции ПЛИС (несколько млн ЭВ); - повышение быстродействия ПЛИС (более 600 МГц). Возможность разместить на кристалле целую систему: - процессорная часть; - память; - интерфейсные схемы и др.

Слайд 73


Пример системы на кристалле
Описание слайда:
Пример системы на кристалле

Слайд 74


Системы на кристалле (SoC) Архитектурные особенности SoC: - наличие универсальных программируемых блоков, позволяющих реализовать любое устройство (generic); - наличие специализированных областей (аппаратных ядер), выделенных на кристалле для определенных функций (hardcores). Введение специализированных аппаратных ядер сокращает площадь кристалла при реализации сложных функций и увеличивает быстродействие.
Описание слайда:
Системы на кристалле (SoC) Архитектурные особенности SoC: - наличие универсальных программируемых блоков, позволяющих реализовать любое устройство (generic); - наличие специализированных областей (аппаратных ядер), выделенных на кристалле для определенных функций (hardcores). Введение специализированных аппаратных ядер сокращает площадь кристалла при реализации сложных функций и увеличивает быстродействие.

Слайд 75


Системы на кристалле (SoC) К специализированным ядрам относятся: - блоки ОЗУ с возможностью изменения организации памяти, выбора асинхронного и синхронного режима работы и др.; - умножители; - схемы интерфейса (JTAG, PCI и пр.); - схемы формирования тактовых сигналов (PLL, DLL).
Описание слайда:
Системы на кристалле (SoC) К специализированным ядрам относятся: - блоки ОЗУ с возможностью изменения организации памяти, выбора асинхронного и синхронного режима работы и др.; - умножители; - схемы интерфейса (JTAG, PCI и пр.); - схемы формирования тактовых сигналов (PLL, DLL).

Слайд 76


Структура SoC ALTERA
Описание слайда:
Структура SoC ALTERA

Слайд 77


Структура SoC XILINX
Описание слайда:
Структура SoC XILINX

Слайд 78


Логическая ячейка SoC
Описание слайда:
Логическая ячейка SoC

Слайд 79


Режимы настройки логической ячейки
Описание слайда:
Режимы настройки логической ячейки

Слайд 80


Арифметический режим работы
Описание слайда:
Арифметический режим работы

Слайд 81


Организация регистровой цепочки
Описание слайда:
Организация регистровой цепочки

Слайд 82


Объединение логических ячеек в логический блок
Описание слайда:
Объединение логических ячеек в логический блок

Слайд 83


Блок памяти SoC
Описание слайда:
Блок памяти SoC

Слайд 84


Конфигурационные возможности блока памяти
Описание слайда:
Конфигурационные возможности блока памяти

Слайд 85


Устройство коррекции ошибок для блока памяти
Описание слайда:
Устройство коррекции ошибок для блока памяти

Слайд 86


Блок памяти в режиме сдвигового регистра
Описание слайда:
Блок памяти в режиме сдвигового регистра

Слайд 87


Арифметический блок SoC
Описание слайда:
Арифметический блок SoC

Слайд 88


Архитектурные особенности арифметического блока
Описание слайда:
Архитектурные особенности арифметического блока

Слайд 89


Последовательная загрузка данных в арифметическом блоке
Описание слайда:
Последовательная загрузка данных в арифметическом блоке

Слайд 90


Формирование обратной связи в арифметическом блоке
Описание слайда:
Формирование обратной связи в арифметическом блоке

Слайд 91


Блок управления тактовыми сигналами SoC
Описание слайда:
Блок управления тактовыми сигналами SoC

Слайд 92


Структура блока PLL SoC
Описание слайда:
Структура блока PLL SoC

Слайд 93


Блок ввода\вывода SoC
Описание слайда:
Блок ввода\вывода SoC

Слайд 94


Работа блока ввода\вывода с дифференциальным сигналом
Описание слайда:
Работа блока ввода\вывода с дифференциальным сигналом

Слайд 95


Программируемые аналоговые интегральные схемы (ПАИС) Соотношение между сопротивлением (R) и зарядом (Q): - сопротивление это отношение напряжения (V) к току (I); - ток это скорость изменения заряда.
Описание слайда:
Программируемые аналоговые интегральные схемы (ПАИС) Соотношение между сопротивлением (R) и зарядом (Q): - сопротивление это отношение напряжения (V) к току (I); - ток это скорость изменения заряда.

Слайд 96


Конденсатор в ключевом режиме
Описание слайда:
Конденсатор в ключевом режиме

Слайд 97


Переключамый конденсатор как резистор Сопротивление обратно пропорционально емкости и частоте Отношение сопротивлений зависит только от отношения емкостей Резистор можно заменить конденсатором Особенности: - зависимость от частоты; - изменение фазы
Описание слайда:
Переключамый конденсатор как резистор Сопротивление обратно пропорционально емкости и частоте Отношение сопротивлений зависит только от отношения емкостей Резистор можно заменить конденсатором Особенности: - зависимость от частоты; - изменение фазы

Слайд 98


Изменение фазы (знака сопротивления)
Описание слайда:
Изменение фазы (знака сопротивления)

Слайд 99


Настройка собственной частоты изменением частоты переключения
Описание слайда:
Настройка собственной частоты изменением частоты переключения

Слайд 100


Дискретизация входного сигнала Входной и выходной сигналы обрабатываются в разные моменты времени Удобно для создания устройств дискретизации (напр. – АЦП)
Описание слайда:
Дискретизация входного сигнала Входной и выходной сигналы обрабатываются в разные моменты времени Удобно для создания устройств дискретизации (напр. – АЦП)

Слайд 101


Соотношение напряжений в схеме с переключаемыми конденсаторами
Описание слайда:
Соотношение напряжений в схеме с переключаемыми конденсаторами

Слайд 102


Переключаемые конденсаторы – базовый элемент ПАИС Они позволяют реализовывать: - изменение коэффициента усиления операционных усилителей; - регулировать скорость нарастания фронта сигнала; - выполнять фильтрацию аналогового сигнала; - создавать устройства дискретизации входного сигнала и т.д.
Описание слайда:
Переключаемые конденсаторы – базовый элемент ПАИС Они позволяют реализовывать: - изменение коэффициента усиления операционных усилителей; - регулировать скорость нарастания фронта сигнала; - выполнять фильтрацию аналогового сигнала; - создавать устройства дискретизации входного сигнала и т.д.

Слайд 103


Простые ПАИС Схема простой ПАИС ispPAC10 фирмы Lattice Semi Позволяет создавать различные усилители, интеграторы, простые фильтры
Описание слайда:
Простые ПАИС Схема простой ПАИС ispPAC10 фирмы Lattice Semi Позволяет создавать различные усилители, интеграторы, простые фильтры

Слайд 104


Программируемый аналоговый блок (реализация фильтра)
Описание слайда:
Программируемый аналоговый блок (реализация фильтра)

Слайд 105


Простые ПАИС (ispPAC20)
Описание слайда:
Простые ПАИС (ispPAC20)

Слайд 106


Простые ПАИС Специализированная ПАИС (ispPAC80) – предназначена для реализации ФНЧ 5-го порядка
Описание слайда:
Простые ПАИС Специализированная ПАИС (ispPAC80) – предназначена для реализации ФНЧ 5-го порядка

Слайд 107


Упрощенная схема ПАИС для реализации ФНЧ
Описание слайда:
Упрощенная схема ПАИС для реализации ФНЧ

Слайд 108


Архитектура сложной конфигурируемой аналоговой матрицы фирмы Anadigm
Описание слайда:
Архитектура сложной конфигурируемой аналоговой матрицы фирмы Anadigm

Слайд 109


Структура входной ячейки
Описание слайда:
Структура входной ячейки

Слайд 110


Структура выходной ячейки
Описание слайда:
Структура выходной ячейки

Слайд 111


Структура конфигурируемого аналогового блока
Описание слайда:
Структура конфигурируемого аналогового блока

Слайд 112


Программируемые матрицы смешанной архитектуры В их состав обычно включают: - аппаратно реализованное процессорное ядро; - программируемые цифровые блоки; - программируемые аналоговые блоки; - специализированные блоки
Описание слайда:
Программируемые матрицы смешанной архитектуры В их состав обычно включают: - аппаратно реализованное процессорное ядро; - программируемые цифровые блоки; - программируемые аналоговые блоки; - специализированные блоки

Слайд 113


Пример матрицы со смешанной архитектурой (PSoC5 фирмы Cypress)
Описание слайда:
Пример матрицы со смешанной архитектурой (PSoC5 фирмы Cypress)

Слайд 114


Архитектура процессорного ядра
Описание слайда:
Архитектура процессорного ядра

Слайд 115


Архитектура процессорного ядра
Описание слайда:
Архитектура процессорного ядра

Слайд 116


Встроенный блок ОЗУ
Описание слайда:
Встроенный блок ОЗУ

Слайд 117


Блок интерфейса внешней памяти (EMIF)
Описание слайда:
Блок интерфейса внешней памяти (EMIF)

Слайд 118


Блок формирования тактовых частот
Описание слайда:
Блок формирования тактовых частот

Слайд 119


Сторожевой таймер
Описание слайда:
Сторожевой таймер

Слайд 120


Структура блоков ввода/вывода
Описание слайда:
Структура блоков ввода/вывода

Слайд 121


Массив программируемых цифровых блоков
Описание слайда:
Массив программируемых цифровых блоков

Слайд 122


Архитектура программируемого цифрового блока
Описание слайда:
Архитектура программируемого цифрового блока

Слайд 123


Структура узла обработки данных
Описание слайда:
Структура узла обработки данных

Слайд 124


Пример настройки массива цифровых блоков
Описание слайда:
Пример настройки массива цифровых блоков

Слайд 125


Встроенный контроллер шины CAN
Описание слайда:
Встроенный контроллер шины CAN

Слайд 126


Встроенный контроллер шины USB
Описание слайда:
Встроенный контроллер шины USB

Слайд 127


Встроенный контроллер шины I2C
Описание слайда:
Встроенный контроллер шины I2C

Слайд 128


Встроенный блок конфигурируемого таймера
Описание слайда:
Встроенный блок конфигурируемого таймера

Слайд 129


Массив программируемых аналоговых блоков
Описание слайда:
Массив программируемых аналоговых блоков

Слайд 130


Сигма-дельта АЦП и АЦП последовательного приближения
Описание слайда:
Сигма-дельта АЦП и АЦП последовательного приближения

Слайд 131


Блок аналоговых компараторов
Описание слайда:
Блок аналоговых компараторов

Слайд 132


Режимы работы аналоговых ОУ
Описание слайда:
Режимы работы аналоговых ОУ

Слайд 133


Программируемая аналоговая ячейка
Описание слайда:
Программируемая аналоговая ячейка

Слайд 134


Блок ЦАП
Описание слайда:
Блок ЦАП

Слайд 135


Интерфейс программирования и отладки JTAG
Описание слайда:
Интерфейс программирования и отладки JTAG

Скачать

Похожие презентации
Mypresentation.ru
Загрузить презентацию