Программируемые логические устройства. Классические ПЛМ

Нажмите для полного просмотра!

Программируемые логические устройства. Классические ПЛМ, слайд №2

Программируемые логические устройства. Классические ПЛМ, слайд №3

Программируемые логические устройства. Классические ПЛМ, слайд №4

Программируемые логические устройства. Классические ПЛМ, слайд №5

Программируемые логические устройства. Классические ПЛМ, слайд №6

Программируемые логические устройства. Классические ПЛМ, слайд №7

Программируемые логические устройства. Классические ПЛМ, слайд №8

Программируемые логические устройства. Классические ПЛМ, слайд №9

Программируемые логические устройства. Классические ПЛМ, слайд №10

Программируемые логические устройства. Классические ПЛМ, слайд №11

Программируемые логические устройства. Классические ПЛМ, слайд №12

Программируемые логические устройства. Классические ПЛМ, слайд №13

Программируемые логические устройства. Классические ПЛМ, слайд №14

Программируемые логические устройства. Классические ПЛМ, слайд №15

Программируемые логические устройства. Классические ПЛМ, слайд №16

Программируемые логические устройства. Классические ПЛМ, слайд №17

Программируемые логические устройства. Классические ПЛМ, слайд №18

Программируемые логические устройства. Классические ПЛМ, слайд №19

Программируемые логические устройства. Классические ПЛМ, слайд №20

Программируемые логические устройства. Классические ПЛМ, слайд №21

Программируемые логические устройства. Классические ПЛМ, слайд №22

Программируемые логические устройства. Классические ПЛМ, слайд №23

Программируемые логические устройства. Классические ПЛМ, слайд №24

Программируемые логические устройства. Классические ПЛМ, слайд №25

Программируемые логические устройства. Классические ПЛМ, слайд №26

Программируемые логические устройства. Классические ПЛМ, слайд №27

Программируемые логические устройства. Классические ПЛМ, слайд №28

Программируемые логические устройства. Классические ПЛМ, слайд №29

Программируемые логические устройства. Классические ПЛМ, слайд №30

Программируемые логические устройства. Классические ПЛМ, слайд №31

Программируемые логические устройства. Классические ПЛМ, слайд №32

Программируемые логические устройства. Классические ПЛМ, слайд №33

Программируемые логические устройства. Классические ПЛМ, слайд №34

Программируемые логические устройства. Классические ПЛМ, слайд №35

Программируемые логические устройства. Классические ПЛМ, слайд №36

Программируемые логические устройства. Классические ПЛМ, слайд №37

Программируемые логические устройства. Классические ПЛМ, слайд №38

Программируемые логические устройства. Классические ПЛМ, слайд №39

Программируемые логические устройства. Классические ПЛМ, слайд №40

Программируемые логические устройства. Классические ПЛМ, слайд №41

Программируемые логические устройства. Классические ПЛМ, слайд №42

Программируемые логические устройства. Классические ПЛМ, слайд №43

Программируемые логические устройства. Классические ПЛМ, слайд №44

Программируемые логические устройства. Классические ПЛМ, слайд №45

Программируемые логические устройства. Классические ПЛМ, слайд №46

Программируемые логические устройства. Классические ПЛМ, слайд №47

Программируемые логические устройства. Классические ПЛМ, слайд №48

Программируемые логические устройства. Классические ПЛМ, слайд №49

Программируемые логические устройства. Классические ПЛМ, слайд №50

Программируемые логические устройства. Классические ПЛМ, слайд №51

Программируемые логические устройства. Классические ПЛМ, слайд №52

Программируемые логические устройства. Классические ПЛМ, слайд №53

Программируемые логические устройства. Классические ПЛМ, слайд №54

Программируемые логические устройства. Классические ПЛМ, слайд №55

Программируемые логические устройства. Классические ПЛМ, слайд №56

Программируемые логические устройства. Классические ПЛМ, слайд №57

Программируемые логические устройства. Классические ПЛМ, слайд №58

Программируемые логические устройства. Классические ПЛМ, слайд №59

Программируемые логические устройства. Классические ПЛМ, слайд №60

Программируемые логические устройства. Классические ПЛМ, слайд №61

Программируемые логические устройства. Классические ПЛМ, слайд №62

Программируемые логические устройства. Классические ПЛМ, слайд №63

Программируемые логические устройства. Классические ПЛМ, слайд №64

Программируемые логические устройства. Классические ПЛМ, слайд №65

Программируемые логические устройства. Классические ПЛМ, слайд №66

Программируемые логические устройства. Классические ПЛМ, слайд №67

Программируемые логические устройства. Классические ПЛМ, слайд №68

Программируемые логические устройства. Классические ПЛМ, слайд №69

Программируемые логические устройства. Классические ПЛМ, слайд №70

Программируемые логические устройства. Классические ПЛМ, слайд №71

Программируемые логические устройства. Классические ПЛМ, слайд №72

Программируемые логические устройства. Классические ПЛМ, слайд №73

Программируемые логические устройства. Классические ПЛМ, слайд №74

Программируемые логические устройства. Классические ПЛМ, слайд №75

Программируемые логические устройства. Классические ПЛМ, слайд №76

Программируемые логические устройства. Классические ПЛМ, слайд №77

Программируемые логические устройства. Классические ПЛМ, слайд №78

Программируемые логические устройства. Классические ПЛМ, слайд №79

Программируемые логические устройства. Классические ПЛМ, слайд №80

Программируемые логические устройства. Классические ПЛМ, слайд №81

Программируемые логические устройства. Классические ПЛМ, слайд №82

Программируемые логические устройства. Классические ПЛМ, слайд №83

Программируемые логические устройства. Классические ПЛМ, слайд №84

Программируемые логические устройства. Классические ПЛМ, слайд №85

Программируемые логические устройства. Классические ПЛМ, слайд №86

Программируемые логические устройства. Классические ПЛМ, слайд №87

Программируемые логические устройства. Классические ПЛМ, слайд №88

Программируемые логические устройства. Классические ПЛМ, слайд №89

Программируемые логические устройства. Классические ПЛМ, слайд №90

Программируемые логические устройства. Классические ПЛМ, слайд №91

Программируемые логические устройства. Классические ПЛМ, слайд №92

Программируемые логические устройства. Классические ПЛМ, слайд №93

Программируемые логические устройства. Классические ПЛМ, слайд №94

Программируемые логические устройства. Классические ПЛМ, слайд №95

Программируемые логические устройства. Классические ПЛМ, слайд №96

Программируемые логические устройства. Классические ПЛМ, слайд №97

Программируемые логические устройства. Классические ПЛМ, слайд №98

Программируемые логические устройства. Классические ПЛМ, слайд №99

Программируемые логические устройства. Классические ПЛМ, слайд №100

Программируемые логические устройства. Классические ПЛМ, слайд №101

Программируемые логические устройства. Классические ПЛМ, слайд №102

Программируемые логические устройства. Классические ПЛМ, слайд №103

Программируемые логические устройства. Классические ПЛМ, слайд №104

Программируемые логические устройства. Классические ПЛМ, слайд №105

Программируемые логические устройства. Классические ПЛМ, слайд №106

Программируемые логические устройства. Классические ПЛМ, слайд №107

Программируемые логические устройства. Классические ПЛМ, слайд №108

Программируемые логические устройства. Классические ПЛМ, слайд №109

Программируемые логические устройства. Классические ПЛМ, слайд №110

Программируемые логические устройства. Классические ПЛМ, слайд №111

Программируемые логические устройства. Классические ПЛМ, слайд №112

Программируемые логические устройства. Классические ПЛМ, слайд №113

Программируемые логические устройства. Классические ПЛМ, слайд №114

Программируемые логические устройства. Классические ПЛМ, слайд №115

Программируемые логические устройства. Классические ПЛМ, слайд №116

Программируемые логические устройства. Классические ПЛМ, слайд №117

Программируемые логические устройства. Классические ПЛМ, слайд №118

Программируемые логические устройства. Классические ПЛМ, слайд №119

Программируемые логические устройства. Классические ПЛМ, слайд №120

Программируемые логические устройства. Классические ПЛМ, слайд №121

Программируемые логические устройства. Классические ПЛМ, слайд №122

Программируемые логические устройства. Классические ПЛМ, слайд №123

Программируемые логические устройства. Классические ПЛМ, слайд №124

Программируемые логические устройства. Классические ПЛМ, слайд №125

Программируемые логические устройства. Классические ПЛМ, слайд №126

Программируемые логические устройства. Классические ПЛМ, слайд №127

Программируемые логические устройства. Классические ПЛМ, слайд №128

Программируемые логические устройства. Классические ПЛМ, слайд №129

Программируемые логические устройства. Классические ПЛМ, слайд №130

Программируемые логические устройства. Классические ПЛМ, слайд №131

Программируемые логические устройства. Классические ПЛМ, слайд №132

Программируемые логические устройства. Классические ПЛМ, слайд №133

Программируемые логические устройства. Классические ПЛМ, слайд №134

Программируемые логические устройства. Классические ПЛМ, слайд №135

Содержание ▲

Вы можете ознакомиться и скачать презентацию на тему Программируемые логические устройства. Классические ПЛМ. Доклад-сообщение содержит 135 слайдов. Презентации для любого класса можно скачать бесплатно. Если материал и наш сайт презентаций Mypresentation Вам понравились – поделитесь им с друзьями с помощью социальных кнопок и добавьте в закладки в своем браузере.

Слайды и текст этой презентации

Слайд 1

Описание слайда:

Программируемые логические устройства Классические ПЛМ

Слайд 2

Описание слайда:

Способы достижения универсальности компонентов Программный. СБИС обрабатывают цифровые данные по заданной программе (микропроцессоры). Аппаратный. Состав и назначение СБИС определяется конечным приложением (программируемая логика).

Слайд 3

Описание слайда:

Двухуровневая логика

Слайд 4

Описание слайда:

Программируемые логические матрицы (ПЛМ) Основой ПЛМ служит последовательность программируемых матриц элементов И и ИЛИ. В их структуру входят также блоки входных и выходных буферных каскадов (БВх и БВых).

Слайд 5

Описание слайда:

Архитектура ПЛМ

Слайд 6

Описание слайда:

Программируемые логические матрицы (ПЛМ) Основными параметрами ПЛМ являются число входов m, число термов l и число выходов n. Терм – конъюнкция, связывающая m входных переменных, представленных в прямой или инверсной форме. Число формируемых термов равно числу конъюнкторов (числу выходов матрицы И). Термы подаются на входы дизъюнкторов (входы матрицы ИЛИ), формирующих n выходных функций. ПЛМ реализует дизъюнктивную нормальную форму (ДНФ).

Слайд 7

Описание слайда:

Схемотехника ПЛМ Упрощенный вид биполярной ПЛМ Цепь выработки термов – диодная схема И Матрица ИЛИ формируется транзисторами, включенными по схеме эмитерных повторителей

Слайд 8

Описание слайда:

Реализация ПЛМ на транзисторах

Слайд 9

Описание слайда:

Способы реализации

Слайд 10

Описание слайда:

Programming a PROM

Слайд 11

Описание слайда:

Схемотехника ПЛМ Воспроизведение скобочных форм переключательных функций – для этого в ПЛМ должны присутствовать обратные связи

Слайд 12

Описание слайда:

Схемотехника ПЛМ Для формирования прямого или инверсного выходного сигнала используются сумматоры по модулю 2

Слайд 13

Описание слайда:

Схемотехника ПЛМ Расширение возможностей ПЛМ с использованием элементов ввода/вывода с тремя состояниями

Слайд 14

Описание слайда:

Схемотехника ПЛМ Добавление к комбинационной части триггеров позволяет создавать устройства с памятью

Слайд 15

Описание слайда:

Обобщенная структура классической ПЛМ

Слайд 16

Описание слайда:

Дальнейшее развитие ПЛМ Недостаток классических ПЛМ – фиксированная настройка выходных макроячеек. Совершенствование архитектуры выходных макроячеек привело к созданию универсальных ПЛМ.

Слайд 17

Описание слайда:

Переход к универсальной ПЛМ

Слайд 18

Описание слайда:

Архитектура логической ячейки классической универсальной ПЛМ

Слайд 19

Описание слайда:

Архитектура классической универсальной ПЛМ

Слайд 20

Описание слайда:

Универсальная ПЛМ Atmel

Слайд 21

Описание слайда:

Сложные программируемые логические интегральные схемы (CPLD) СПЛИС (CPLD ) являются дальнейшим развитием структур ПЛМ Архитектурно CPLD состоят из центральной коммутационной матрицы, множества функциональных логических блоков (универсальных ПЛМ) и блоков ввода/вывода на периферии кристалла. Ведущими производителями CPLD являются компании ALTERA, Xilinx, Atmel, Vantis, Cypress Semicond. и др.

Слайд 22

Описание слайда:

Структура CPLD

Слайд 23

Описание слайда:

Altera MAX

Слайд 24

Описание слайда:

Altera MAX - Способы соединений

Слайд 25

Описание слайда:

Логическая ячейка CPLD

Слайд 26

Описание слайда:

Блок ввода/вывода CPLD

Слайд 27

Описание слайда:

Программируемая матрица соединений CPLD

Слайд 28

Описание слайда:

Сравнительные характеристики семейств CPLD

Слайд 29

Описание слайда:

Слайд 30

Описание слайда:

Базовые матричные кристаллы (БМК) БМК относятся к полузаказным ИС. Это полуфабрикат, придание которому индивидуального характера происходит на заключительных стадиях производства СБИС. Основа БМК – совокупность регулярно расположенных на кристалле базовых ячеек (БЯ), между которыми могут располагаться свободные зоны для создания соединений (каналы). БЯ содержат группы нескоммутированных элементов (транзисторов, резисторов и др.). В периферийной области кристалла располагаются ячейки ввода/вывода.

Слайд 31

Описание слайда:

Различные структуры БМК Базовая ячейка (1) и каналы связи (2) БМК. Канальная структура БМК (а, б). Бесканальная структура БМК (в). Изменяемая структура БМК (г) – с переменной длиной ячейки.

Слайд 32

Описание слайда:

Терминология, относящаяся к БМК Базовая ячейка (БЯ) – набор схемных элементов, регулярно повторяющихся на определенной площади кристалла. Элементы могут быть нескоммутированными или частично скоммутированными. БЯ внутренней области называются матричными, периферийной области – периферийными.

Слайд 33

Описание слайда:

Терминология, относящаяся к БМК Способы организации ячеек БМК: - Из элементов МБЯ может быть сформирован один логический элемент, а для реализации более сложных функций используются несколько ячеек; - Из элементов МБЯ может быть сформирован любой функциональный узел, а состав элементов ячейки определяется схемой самого сложного узла. Функциональная ячейка (ФЯ) – функционально законченная схема, реализуемая путем соединения элементов в пределах одной или нескольких БЯ.

Слайд 34

Описание слайда:

Терминология, относящаяся к БМК Библиотека функциональных ячеек – совокупность ФЯ, используемых при проектировании БИС. Создается на этапе разработки БМК и предоставляет разработчику готовые схемотехнические решения. Эквивалентный вентиль (ЭВ) – группа элементов БМК, соответствующая возможности реализации логической функции вентиля (обычно – двухвходовый элемент И-НЕ или ИЛИ-НЕ). Используется для оценки логической емкости БМК. Каналы трассировки – пути размещения межсоединений в БМК.

Слайд 35

Описание слайда:

Терминология, относящаяся к БМК Пример библиотеки функциональных ячеек БМК фирмы Actel

Слайд 36

Описание слайда:

Терминология, относящаяся к БМК Внутренняя область кристалла (ВО) окружена периферийной областью (ПО), расположенной по краям БМК. В периферийной области расположены специальные ПБЯ, набор схемных элементов которых ориентирован на решение задач ввода/вывода сигналов, а также контактные площадки (КП).

Слайд 37

Описание слайда:

Пример базовой ячейки БМК

Слайд 38

Описание слайда:

Пример типичного БМК

Слайд 39

Описание слайда:

Программируемые пользователем вентильные матрицы (FPGA) Топологически сходны с канальными БМК Во внутренней области размещается множество регулярно расположенных идентичных конфигурируемых логических блоков (КЛБ) Между КЛБ проходят трассировочные каналы На периферии кристалла расположены блоки ввода\вывода

Слайд 40

Описание слайда:

Слайд 41

Описание слайда:

Структура FPGA

Слайд 42

Описание слайда:

Структура логического блока FPGA Свойства и возможности FPGA зависят в первую очередь от характера их КЛБ и системы межсоединений В качестве КЛБ могут использоваться: - транзисторные пары (SLC – Simple Logic Cells); - мультиплексоры; - программируемые ПЗУ (LUTs – Look-Up Tables)

Слайд 43

Описание слайда:

Структура логического блока FPGA Пример логического блока на основе транзисторных пар Реализуемая функция:

Слайд 44

Описание слайда:

2-входовый мультиплексор как программируемый блок

Слайд 45

Описание слайда:

Логическая ячейка Actel

Слайд 46

Описание слайда:

Структура логического блока FPGA Пример логического блока на основе мультиплексоров Реализуемая логическая функция:

Слайд 47

Описание слайда:

Логическая ячейка на основе ПЗУ

Слайд 48

Описание слайда:

Слайд 49

Описание слайда:

Слайд 50

Описание слайда:

Слайд 51

Описание слайда:

Слайд 52

Описание слайда:

Структура логического блока FPGA на основе ПЗУ

Слайд 53

Описание слайда:

Слайд 54

Описание слайда:

Слайд 55

Описание слайда:

Блок ввода/вывода FPGA

Слайд 56

Описание слайда:

Система соединений FPGA

Слайд 57

Описание слайда:

Структура переключательного блока (PSM) FPGA

Слайд 58

Описание слайда:

Пример создания связи в FPGA

Слайд 59

Описание слайда:

Слайд 60

Описание слайда:

Слайд 61

Описание слайда:

Слайд 62

Описание слайда:

Слайд 63

Описание слайда:

Слайд 64

Описание слайда:

Дополнительные блоки FPGA Встроенные блоки памяти (небольшого объема) – 16х1 или 32х1 бит

Слайд 65

Описание слайда:

Дополнительные блоки FPGA Блок интерфейса граничного сканирования (JTAG) – для отладки и конфигурирования FPGA

Слайд 66

Описание слайда:

Слайд 67

Описание слайда:

Характеристики семейства FPGA Микросхемы FPGA построены по SRAM-технологии и требуют загрузки управляющей (конфигурационной) программы либо из внешнего ПЗУ, либо из другого устройства Широко используются при построении реконфигурируемых систем, при решении задач логической эмуляции, и пр.

Слайд 68

Описание слайда:

Пример кристалла FPGA

Слайд 69

Описание слайда:

Слайд 70

Описание слайда:

Слайд 71

Описание слайда:

Характеристики семейства FPGA

Слайд 72

Описание слайда:

Системы на кристалле (SoC) Предпосылки появления «Систем на Кристалле» (System-on-Chip): - уменьшение топологических норм проектирования; - повышение уровня интеграции ПЛИС (несколько млн ЭВ); - повышение быстродействия ПЛИС (более 600 МГц). Возможность разместить на кристалле целую систему: - процессорная часть; - память; - интерфейсные схемы и др.

Слайд 73

Описание слайда:

Пример системы на кристалле

Слайд 74

Описание слайда:

Системы на кристалле (SoC) Архитектурные особенности SoC: - наличие универсальных программируемых блоков, позволяющих реализовать любое устройство (generic); - наличие специализированных областей (аппаратных ядер), выделенных на кристалле для определенных функций (hardcores). Введение специализированных аппаратных ядер сокращает площадь кристалла при реализации сложных функций и увеличивает быстродействие.

Слайд 75

Описание слайда:

Системы на кристалле (SoC) К специализированным ядрам относятся: - блоки ОЗУ с возможностью изменения организации памяти, выбора асинхронного и синхронного режима работы и др.; - умножители; - схемы интерфейса (JTAG, PCI и пр.); - схемы формирования тактовых сигналов (PLL, DLL).

Слайд 76

Описание слайда:

Структура SoC ALTERA

Слайд 77

Описание слайда:

Структура SoC XILINX

Слайд 78

Описание слайда:

Логическая ячейка SoC

Слайд 79

Описание слайда:

Режимы настройки логической ячейки

Слайд 80

Описание слайда:

Арифметический режим работы

Слайд 81

Описание слайда:

Организация регистровой цепочки

Слайд 82

Описание слайда:

Объединение логических ячеек в логический блок

Слайд 83

Описание слайда:

Блок памяти SoC

Слайд 84

Описание слайда:

Конфигурационные возможности блока памяти

Слайд 85

Описание слайда:

Устройство коррекции ошибок для блока памяти

Слайд 86

Описание слайда:

Блок памяти в режиме сдвигового регистра

Слайд 87

Описание слайда:

Арифметический блок SoC

Слайд 88

Описание слайда:

Архитектурные особенности арифметического блока

Слайд 89

Описание слайда:

Последовательная загрузка данных в арифметическом блоке

Слайд 90

Описание слайда:

Формирование обратной связи в арифметическом блоке

Слайд 91

Описание слайда:

Блок управления тактовыми сигналами SoC

Слайд 92

Описание слайда:

Структура блока PLL SoC

Слайд 93

$Блок ввода\вывода SoC$

Описание слайда:

Блок ввода\вывода SoC

Слайд 94

$Работа блока ввода\вывода с дифференциальным сигналом$

Описание слайда:

Работа блока ввода\вывода с дифференциальным сигналом

Слайд 95

Описание слайда:

Программируемые аналоговые интегральные схемы (ПАИС) Соотношение между сопротивлением (R) и зарядом (Q): - сопротивление это отношение напряжения (V) к току (I); - ток это скорость изменения заряда.

Слайд 96

Описание слайда:

Конденсатор в ключевом режиме

Слайд 97

Описание слайда:

Переключамый конденсатор как резистор Сопротивление обратно пропорционально емкости и частоте Отношение сопротивлений зависит только от отношения емкостей Резистор можно заменить конденсатором Особенности: - зависимость от частоты; - изменение фазы

Слайд 98

Описание слайда:

Изменение фазы (знака сопротивления)

Слайд 99

Описание слайда:

Настройка собственной частоты изменением частоты переключения

Слайд 100

Описание слайда:

Дискретизация входного сигнала Входной и выходной сигналы обрабатываются в разные моменты времени Удобно для создания устройств дискретизации (напр. – АЦП)

Слайд 101

Описание слайда:

Соотношение напряжений в схеме с переключаемыми конденсаторами

Слайд 102

Описание слайда:

Переключаемые конденсаторы – базовый элемент ПАИС Они позволяют реализовывать: - изменение коэффициента усиления операционных усилителей; - регулировать скорость нарастания фронта сигнала; - выполнять фильтрацию аналогового сигнала; - создавать устройства дискретизации входного сигнала и т.д.

Слайд 103

Описание слайда:

Простые ПАИС Схема простой ПАИС ispPAC10 фирмы Lattice Semi Позволяет создавать различные усилители, интеграторы, простые фильтры

Слайд 104

Описание слайда:

Программируемый аналоговый блок (реализация фильтра)

Слайд 105

Описание слайда:

Простые ПАИС (ispPAC20)

Слайд 106

Описание слайда:

Простые ПАИС Специализированная ПАИС (ispPAC80) – предназначена для реализации ФНЧ 5-го порядка

Слайд 107

Описание слайда:

Упрощенная схема ПАИС для реализации ФНЧ

Слайд 108

Описание слайда:

Архитектура сложной конфигурируемой аналоговой матрицы фирмы Anadigm

Слайд 109

Описание слайда:

Структура входной ячейки

Слайд 110

Описание слайда:

Структура выходной ячейки

Слайд 111

Описание слайда:

Структура конфигурируемого аналогового блока

Слайд 112

Описание слайда:

Программируемые матрицы смешанной архитектуры В их состав обычно включают: - аппаратно реализованное процессорное ядро; - программируемые цифровые блоки; - программируемые аналоговые блоки; - специализированные блоки