🗊Презентация Структура адресных ЗУ

Категория: Технология
Нажмите для полного просмотра!
Структура адресных ЗУ, слайд №1Структура адресных ЗУ, слайд №2Структура адресных ЗУ, слайд №3Структура адресных ЗУ, слайд №4Структура адресных ЗУ, слайд №5Структура адресных ЗУ, слайд №6Структура адресных ЗУ, слайд №7Структура адресных ЗУ, слайд №8Структура адресных ЗУ, слайд №9Структура адресных ЗУ, слайд №10Структура адресных ЗУ, слайд №11Структура адресных ЗУ, слайд №12Структура адресных ЗУ, слайд №13Структура адресных ЗУ, слайд №14Структура адресных ЗУ, слайд №15Структура адресных ЗУ, слайд №16Структура адресных ЗУ, слайд №17Структура адресных ЗУ, слайд №18Структура адресных ЗУ, слайд №19Структура адресных ЗУ, слайд №20Структура адресных ЗУ, слайд №21Структура адресных ЗУ, слайд №22
Скачать

Содержание ▲

Вы можете ознакомиться и скачать презентацию на тему Структура адресных ЗУ. Доклад-сообщение содержит 22 слайдов. Презентации для любого класса можно скачать бесплатно. Если материал и наш сайт презентаций Mypresentation Вам понравились – поделитесь им с друзьями с помощью социальных кнопок и добавьте в закладки в своем браузере.

Слайды и текст этой презентации

Слайд 1


Структура адресных ЗУ Структура 2D ЗУ организованы в прямоугольную матрицу размерностью М = km, где М — информационная емкость памяти в битах; k — число хранимых слов; m — их разрядность. (DC –дешифратор) Read — чтение Write — запись
Описание слайда:
Структура адресных ЗУ Структура 2D ЗУ организованы в прямоугольную матрицу размерностью М = km, где М — информационная емкость памяти в битах; k — число хранимых слов; m — их разрядность. (DC –дешифратор) Read — чтение Write — запись

Слайд 2


Структура адресных ЗУ Структура 2D Read—чтение Write—запись
Описание слайда:
Структура адресных ЗУ Структура 2D Read—чтение Write—запись

Слайд 3


Структура адресных ЗУ Структура 3D ЗУ с одноразрядной организацией. Пример: Для структуры 2D при хранении 1К ЗЭ потребовался бы дешифратор с 1024 выходами, тогда как для структуры типа 3D нужны два дешифратора с 32 выходами каждый.
Описание слайда:
Структура адресных ЗУ Структура 3D ЗУ с одноразрядной организацией. Пример: Для структуры 2D при хранении 1К ЗЭ потребовался бы дешифратор с 1024 выходами, тогда как для структуры типа 3D нужны два дешифратора с 32 выходами каждый.

Слайд 4


Структура адресных ЗУ Структура 3D
Описание слайда:
Структура адресных ЗУ Структура 3D

Слайд 5


Структура адресных ЗУ Структура 3D с многоразрядной организацией
Описание слайда:
Структура адресных ЗУ Структура 3D с многоразрядной организацией

Слайд 6


Структура адресных ЗУ ЗУ типа ROM (структура 2DM)
Описание слайда:
Структура адресных ЗУ ЗУ типа ROM (структура 2DM)

Слайд 7


Структура адресных ЗУ ЗУ типа RАM (структура 2DM)
Описание слайда:
Структура адресных ЗУ ЗУ типа RАM (структура 2DM)

Слайд 8


Структура ЗУ с последовательным доступом
Описание слайда:
Структура ЗУ с последовательным доступом

Слайд 9


Структура ЗУ с последовательным доступом Буфер FIFO, представляет собою ЗУ для хранения очередей данных с порядком выборки слов, таким же, что и порядок их поступления. Новое слово ставится в конец очереди, считывание же осуществляется с начала очереди.
Описание слайда:
Структура ЗУ с последовательным доступом Буфер FIFO, представляет собою ЗУ для хранения очередей данных с порядком выборки слов, таким же, что и порядок их поступления. Новое слово ставится в конец очереди, считывание же осуществляется с начала очереди.

Слайд 10


Элементы масочных ЗУ
Описание слайда:
Элементы масочных ЗУ

Слайд 11


Элементы масочных ЗУ Матрицы ПЗУМ на МОП-транзисторах
Описание слайда:
Элементы масочных ЗУ Матрицы ПЗУМ на МОП-транзисторах

Слайд 12


Элементы масочных ЗУ В матрице на диодах горизонтальные линии являются линиями выборки слов (адресными шинами-Ш1), а вертикальные — линиями считывания. Считываемое слово определяется расположением диодов в узлах координатной сетки.
Описание слайда:
Элементы масочных ЗУ В матрице на диодах горизонтальные линии являются линиями выборки слов (адресными шинами-Ш1), а вертикальные — линиями считывания. Считываемое слово определяется расположением диодов в узлах координатной сетки.

Слайд 13


Элементы программируемых ПЗУ ППЗУ на основе многоэмиттерных транзисторов
Описание слайда:
Элементы программируемых ПЗУ ППЗУ на основе многоэмиттерных транзисторов

Слайд 14


Статические ЗУ Элементы памяти ОЗУ на МОП – структурах Типовая схема статического ЭП на п -МОП– транзисторах с индуцированным каналом п - типа. Элемент памяти состоит из МОП – транзисторов: VT2 и VT3 образуют триггер,а - VT1 и VT4 являются двунаправленными ключами ввода – выхода данных. В триггере используются пассивные нагрузки (R1, R2 ).
Описание слайда:
Статические ЗУ Элементы памяти ОЗУ на МОП – структурах Типовая схема статического ЭП на п -МОП– транзисторах с индуцированным каналом п - типа. Элемент памяти состоит из МОП – транзисторов: VT2 и VT3 образуют триггер,а - VT1 и VT4 являются двунаправленными ключами ввода – выхода данных. В триггере используются пассивные нагрузки (R1, R2 ).

Слайд 15


Статические ЗУ Принципиальная схема запоминающего элемента статического ОЗУ, выполненного по КМОП технологии. (Вместо резисторов в БИС ОЗУ применяют МОП – транзисторы).
Описание слайда:
Статические ЗУ Принципиальная схема запоминающего элемента статического ОЗУ, выполненного по КМОП технологии. (Вместо резисторов в БИС ОЗУ применяют МОП – транзисторы).

Слайд 16


Статические ЗУ Выходной каскад с третьим состоянием, используемый в КМОП ОЗУ. Низкий уровень сигнала CS и высокий уровень сигнала R W , означают разрешение операции чтения.
Описание слайда:
Статические ЗУ Выходной каскад с третьим состоянием, используемый в КМОП ОЗУ. Низкий уровень сигнала CS и высокий уровень сигнала R W , означают разрешение операции чтения.

Слайд 17


Статические ЗУ Внешняя организация и временные диаграммы статических ОЗУ. Статическое ОЗУ емкостью 16 Кбит (2Кх8) или 2К байт. (Структура 2D). ОЗУ имеет 11 адресных входов A10-А0. Вход выборки кристалла СS. Если СS=1, то схема находится в режиме хранения. Вход чтения/записи R W. При RW=1 содержимое выбранной ячейки памяти может быть считано, при RW=0 - записано двоичное слово. Входы и выходы DI совмещены и обладают свойством двунаправленных передач, которое обеспечивается сигналом по входу OE (разрешение по выходу). Пассивное состояние этого входа (OE=1) переводит выходы в третье состояние
Описание слайда:
Статические ЗУ Внешняя организация и временные диаграммы статических ОЗУ. Статическое ОЗУ емкостью 16 Кбит (2Кх8) или 2К байт. (Структура 2D). ОЗУ имеет 11 адресных входов A10-А0. Вход выборки кристалла СS. Если СS=1, то схема находится в режиме хранения. Вход чтения/записи R W. При RW=1 содержимое выбранной ячейки памяти может быть считано, при RW=0 - записано двоичное слово. Входы и выходы DI совмещены и обладают свойством двунаправленных передач, которое обеспечивается сигналом по входу OE (разрешение по выходу). Пассивное состояние этого входа (OE=1) переводит выходы в третье состояние

Слайд 18


Статические ЗУ Временные диаграммы цикла считывания.
Описание слайда:
Статические ЗУ Временные диаграммы цикла считывания.

Слайд 19


Статические ЗУ Временные диаграммы цикла записи.
Описание слайда:
Статические ЗУ Временные диаграммы цикла записи.

Слайд 20


Динамические ЗУ Запоминающие элементы DRAM. Однотранзисторный ЗЭ. Ключевой транзистор отключает запоминающий конденсатор от линии записи-считывания или подключает его к ней. Сток транзистора не имеет внешнего вывода и образует одну из обкладок конденсатора. Другой обкладкой служит подложка. Между обкладками расположен тонкий слой диэлектрика — оксида кремния SiO2. В режиме хранения ключевой транзистор заперт. При выборке данного ЗЭ на затвор подается напряжение, отпирающее транзистор.
Описание слайда:
Динамические ЗУ Запоминающие элементы DRAM. Однотранзисторный ЗЭ. Ключевой транзистор отключает запоминающий конденсатор от линии записи-считывания или подключает его к ней. Сток транзистора не имеет внешнего вывода и образует одну из обкладок конденсатора. Другой обкладкой служит подложка. Между обкладками расположен тонкий слой диэлектрика — оксида кремния SiO2. В режиме хранения ключевой транзистор заперт. При выборке данного ЗЭ на затвор подается напряжение, отпирающее транзистор.

Слайд 21


Модули памяти ОЗУ Наращивание памяти ОЗУ
Описание слайда:
Модули памяти ОЗУ Наращивание памяти ОЗУ

Слайд 22


Список использованных источников и литературы 1. Клочков Г.Л. Цифровые устройства и микропроцессоры: Учебник. – Воронеж: ВИРЭ, 2005. – 320с.  2. Нарышкин А.К. Цифровые устройства и микропроцессоры: Учеб. пособие. – М.: Изд. Центр «Академия», 2006. – 320 с.  3. Китаев Ю.В. Основы цифровой техники. Учеб. пособие. – СПб.: СПбГУ ИТМО, 2007. - 87 с.  4. Одинец А.И. Цифровые устройства. Конспект лекций. – Омск: ОмГТУ, 2009.-64 с. 5. Пухальский Г.И., Новосельцева Т.Я. Проектирование цифровых устройств: Учеб. пособие. – СПб.: Изд-во «Лань», 2012. – 896 с. 6. Открытые источники Internet
Описание слайда:
Список использованных источников и литературы 1. Клочков Г.Л. Цифровые устройства и микропроцессоры: Учебник. – Воронеж: ВИРЭ, 2005. – 320с.  2. Нарышкин А.К. Цифровые устройства и микропроцессоры: Учеб. пособие. – М.: Изд. Центр «Академия», 2006. – 320 с.  3. Китаев Ю.В. Основы цифровой техники. Учеб. пособие. – СПб.: СПбГУ ИТМО, 2007. - 87 с.  4. Одинец А.И. Цифровые устройства. Конспект лекций. – Омск: ОмГТУ, 2009.-64 с. 5. Пухальский Г.И., Новосельцева Т.Я. Проектирование цифровых устройств: Учеб. пособие. – СПб.: Изд-во «Лань», 2012. – 896 с. 6. Открытые источники Internet

Скачать

Похожие презентации
Mypresentation.ru
Загрузить презентацию