Сумматоры. Виды - презентация, доклад, проект скачать

Нажмите для полного просмотра!

Содержание ▲

Вы можете ознакомиться и скачать презентацию на тему Сумматоры. Виды. Доклад-сообщение содержит 15 слайдов. Презентации для любого класса можно скачать бесплатно. Если материал и наш сайт презентаций Mypresentation Вам понравились – поделитесь им с друзьями с помощью социальных кнопок и добавьте в закладки в своем браузере.

Слайды и текст этой презентации

Слайд 1

Описание слайда:

Сумматоры Полусумматор Полный одноразрядный сумматор Многоразрядный сумматор Схемы вычитания Цифровой компаратор

Слайд 2

Описание слайда:

Двоичный сумматор Двоичный сумматор (SM) служит для формирования арифметической суммы n-разрядных двоичных чисел А и В. Результатом сложения (при n = 4) является четырехразрядная сумма S и выход переноса Р, который можно рассматривать как пятый разряд суммы.

Слайд 3

Описание слайда:

Полусумматор Полусумматор (HS - HalfSum - полусумма), - это устройство, производящее сложение двух одноразрядных двоичных чисел без учета переноса предыдущего разряда.

Слайд 4

Описание слайда:

Полусумматор

Слайд 5

Описание слайда:

Полусумматор

Слайд 6

Описание слайда:

Полный одноразрядный сумматор Полный одноразрядный сумматор суммирует биты соответствующих разрядов двух двоичных чисел с учетом переноса и вырабатывает перенос в следующий разряд.

Слайд 7

Описание слайда:

Полный одноразрядный сумматор Полный одноразрядный сумматор можно построить из двух полусумматоров HS и логического элемента ИЛИ. Один полусумматор используется для сложения i-го разряда двоичных чисел, а второй полусумматор складывает результат первого полусумматора с переносом из (i-1) разряда.

Слайд 8

Описание слайда:

Многоразрядный сумматор Для сложения двух многоразрядных двоичных чисел используют многоразрядные сумматоры, представляющие собой в простейшем виде последовательное соединение одноразрядных сумматоров.

Слайд 9

Описание слайда:

Многоразрядный сумматор В корпусе микросхемы К155ИМ3 четыре полных одноразрядных сумматора объединены в схему четырехразрядного сумматора.

Слайд 10

Описание слайда:

Схемы вычитания Вычитание можно осуществить, инвертируя число В и суммируя полученный результат с А.

Слайд 11

Описание слайда:

Схемы вычитания При А > В получаем Р = 1.Результат S формируется в прямом коде. При A < B получаем Р = 0. Результат S формируется в обратном

Слайд 12

Описание слайда:

При С=0 устройство работает как сумматор. При С=1 – как вычитатель.

Слайд 13

Описание слайда:

Цифровой компаратор Цифровым компаратором называют устройство, фиксирующее результат сравнения n-разрядных двоичных кодов чисел. Цифровой компаратор можно построить на сумматоре, подавая на один суммирующий вход прямой код числа А, на другой — инверсный код числа В.