🗊Презентация Уровень микроархитектуры. Современные многоуровневые машины

Уровень микроархитектуры

Современные многоуровневые машины

Уровень микроархитектуры Задача – интерпретация команд уровня архитектуры команд. Строение уровня микроархитектуры зависит от того каков уровень архитектуры команд, а также от стоимости и назначения компьютера: RISC машины: на уровне архитектуры команд обычно находятся простые команды которые выполняются за один цикл Core i7: на этом уровне имеются более сложные команды; выполнение одной такой команды занимает несколько циклов [Чтобы выполнить команду, нужно найти операнды в памяти, считать их и записать полученные результаты обратно в память]

Пример микроархитектуры Общих принципов разработки уровня микроархитектуры не существует!!! Пример: рассмотрим подмножество виртуальной машины Java (содержит только целочисленные команды), которое назовем IJVM (Integer Java Virtual Machine - вирту­альная машина Java для целых): МА содержит микропрограмму (МП) (в ПЗУ), которая д. вызывать, декодировать и выполнять команды IJVM. МП содержит набор переменных, к которым имеют доступ все функции (команды уровня АК). Этот набор переменных называется состоянием компьютера. Каждая команда IJVMсостоит из нескольких полей:1-ое поле – код операции, 2-ое (не обязательное) – определяет тип операнда.

Тракт данных Тракт данных - это часть ЦП, состоящая из АЛУ, его входов и выходов 32-разрядных регистров шина B АЛУ: 6 линий управления–F0, F1, ENA, ENB, INVA, INC схема сдвига шина С 2 линии управления выходом АЛУ: SLL8,SRA1

Тракт данных

Тракт данных Содержание большинства регистров передается на шину В. Выходной сигнал АЛУ управляет схемой сдвига и далее шиной С. Значение с шины С может записываться в один или несколько регистров одновременно. Шину А мы введем позже, а пока представим, что ее нет. Функционирование АЛУ зависит от линий управления. [Перечеркнутая стрелочка с цифрой 6 сверху указывает на наличие шести линии управления АЛУ: F0 и F1 служат для задания операции; ENA и ENB – для разрешения входных сигналов А и В соответственно; INVA – для инверсии левого входа ; INC – для переноса бита в младший разряд  прибавление 1 к результату.]

Тракт данных АЛУ содержит два входа для данных: левый вход (А) [c левым входом связан регистр временного хранения Н] правый вход (В) [c правым входом связана шина В, на которую могут поступать значения с одного из девяти источников (серые стрелочки)]. В регистр Н может поступать функция АЛУ, которая проходит через правый вход (из шины В) к выходу АЛУ. Одна из таких функций — сложение входных сигналов АЛУ: сигнал ENA отрицателен и левый вход получает значение 0. Если к значению шины В прибавить 0, это значение не изменится. Затем результат проходит через схему сдвига (также без изменений) и сохраня­ется в регистре Н. Линии управления SLL8 и SRA1 используются независимо от остальных. служат для управления выходом АЛУ. Линия SLL8 (Shift Left Logical — логический сдвиг влево) сдвигает число влево на 1 байт, заполняя 8 са­мых младших двоичных разрядов нулями. Линия SRA1 (Shift Right Arithmetic — арифметический сдвиг вправо) сдвигает число вправо на 1 бит, оставляя самый старший двоичный без изменений

Тракт данных Операции чтения и записи регистра могут выполняться за один цикл: Пример: значение SP поместить на шину В, закрыть левый вход АЛУ, установить сигнал INC и сохранить полученный результат в регистре SP увеличив т.о. его значение на 1 Процессы чтения и за­писи происходят в разных частях цикла: Когда в качестве правого входа АЛУ вы­бирается один из регистров, его значение помещается на шину В в начале цикла и хранится там на протяжении всего цикла. Затем АЛУ выполняет свою работу результат которой через схему сдвига поступает на шину С. Незадолго до конца цикла, когда значения выходных сигналов АЛУ и схемы сдвига стабилизируются, содержание шины С передается в один или несколько регистров. [Одним из этих регистров вполне может быть тот, с которого поступил сигнал на шину В].

Синхронизация тракта данных Операции чтения и записи регистра могут выполняться за один цикл: Пример: значение SP поместить на шину В, закрыть левый вход АЛУ, установить сигнал INC и сохранить полученный результат в регистре SP увеличив т.о. его значение на 1 Процессы чтения и за­писи происходят в разных частях цикла: Когда в качестве правого входа АЛУ вы­бирается один из регистров, его значение помещается на шину В в начале цикла и хранится там на протяжении всего цикла. Затем АЛУ выполняет свою работу результат которой через схему сдвига поступает на шину С. Незадолго до конца цикла, когда значения выходных сигналов АЛУ и схемы сдвига стабилизируются, содержание шины С передается в один или несколько регистров. [Одним из этих регистров вполне может быть тот, с которого поступил сигнал на шину В].

Синхронизация тракта данных

Синхронизация тракта данных В начале каждого цикла генерируется короткий импульс на спаде импульса устанавливаются биты, которые будут запускать все вентили [Δw] выбирается регистр, и его значение передается на шину В [Δx] АЛУ и схема сдвига начинают оперировать поступившими к ним данными. После промежутка Δу выходные сигналы АЛУ и схемы сдвига стабилизируются [Δу] результаты проходят по шине С к регистрам, куда они загружаются на фронте следующего импульса [Δz] [Загрузка должна запускаться фронтом сигнала и осуществляться мгновенно, так что даже в случае изменений каких-либо входных регистров изменения в шине С будут происходить только после полной загрузки регистров. На фронте импульса регистр, запускающий шину В, приостанавливает свою работу и ждет следующего цикла.]

Функционирование памяти Взаимодействие с памятью: через порт с пословной адресацией (32-разрядный) через порт с побайтовой адре­сацией (8-разрядный). Порт с пословной адресацией управляется двумя реги­страми: MAR (Memory Address Register - адресный регистр памяти) MDR (Memory Data Register - информационный регистр памяти) Порт с побайтовой адресацией управляется регистром PC, который записывает 1 байт в 8 младших битов регистра MBR (Memory Buffer Register — буферный регистр памяти)

Функционирование памяти Регистр MAR содержит адреса слов, таким образом, значения 0, 1, 2 и т. д. указывают на последовательные слова. Регистр PC содержит адреса байтов, таким образом, значения 0, 1, 2 и т. д. указывают на последовательные байты. [Если значение 2 поместить в регистр PC и начать процесс чтения, то из памя­ти считается байт 2, который затем будет записан в 8 младших битов регистра MBR. Если значение 2 поместить в регистр MAR и начать процесс чтения, то из памяти считаются байты с 8 по 11 (то есть слово 2), которые затем будут за­писаны в регистр MDR] Регистры MAR и MDR используются для чтения и записи слов данных на уровне архитектуры команд. Регистры PC и MBR — для считывания программы уровня архитектуры команд, которая состоит из потока байтов. Во всех остальных регистрах, содержащих адреса, применяется принцип пословной адресации, как и в MAR.

Функционирование памяти

Функционирование памяти Данные, считанные из памяти через 8-разрядный порт, сохраняются в 8-разрядном регистре MBR. Этот регистр может быть скопирован на шину В двумя способами: со знаком и без знака. Когда требуется значение без знака, 32-разрядное слово, помещаемое на шину В, содержит значение MBR в младших 8-ми битах и нули в остальных 24-х битах. Значения без знака нужны для индексирования таблиц или получения целого 16-разрядного числа из двух последовательных байтов (без знака) в потоке команд.

Функционирование памяти Другой способ превращения 8-разрядного регистра MBR в 32-разрядное слово - считать его значением со знаком от -128 до +127 включительно и ис­пользовать это значение для порождения 32-разрядного слова с тем же самым численным значением. Это преобразование делается путем дублирования знакового (самого левого) бита регистра MBR в верхние 24 битовые позиции шины В. Такой процесс называется расширением по знаку, или знаковым расширением. Если выбран данный параметр, то либо все старшие 24 бита примут значение 0, либо все они примут значение 1 в зависимости от того, каков самый левый бит регистра MBR: 0 или 1. В какое именно 32-разрядное значение (со знаком или без знака) превратится 8-разрядное значение регистра MBR, определяется тем, какой из двух сигналов управления (две белые стрелки под регистром MBR) установлен. Пунктирный прямоугольник обозначает способность 8-разрядного регистра MBR действовать в качестве источника 32-разрядных слов для шины В.

Функционирование памяти Другой способ превращения 8-разрядного регистра MBR в 32-разрядное слово - считать его значением со знаком от -128 до +127 включительно и ис­пользовать это значение для порождения 32-разрядного слова с тем же самым численным значением. Это преобразование делается путем дублирования знакового (самого левого) бита регистра MBR в верхние 24 битовые позиции шины В. Такой процесс называется расширением по знаку, или знаковым расширением. Если выбран данный параметр, то либо все старшие 24 бита примут значение 0, либо все они примут значение 1 в зависимости от того, каков самый левый бит регистра MBR: 0 или 1. В какое именно 32-разрядное значение (со знаком или без знака) превратится 8-разрядное значение регистра MBR, определяется тем, какой из двух сигналов управления (две белые стрелки под регистром MBR) установлен. Пунктирный прямоугольник обозначает способность 8-разрядного регистра MBR действовать в качестве источника 32-разрядных слов для шины В.

Микрокоманды Для управления ТД необходимо 29 сиг­налов 9 сигналов для записи данных с шины С в регистры; 9 сигналов для разрешения передачи регистров на шину В и в АЛУ; 8 сигналов для управления АЛУ и схемой сдвига; 2 сигнала, которые указывают, что нужно осуществить чтение или запись через регистры MAR/MDR; 1 сигнал, который указывает, что нужно осуществить вызов из памяти через регистры PC/MBR.

Микрокоманды Значения этих 29 сигналов управления определяют операции для одного цикла ТД. Цикл состоит из передачи значений регистров на шину В прохождения этих сигналов через АЛУ и схему сдвига, передачи полученных результатов на шину С и записи их в нужный регистр(ы). Если установлен сигнал считывания данных, то в конце цикла после загрузки регистра MAR начинает работать память. Данные из памяти помещаются в MBR или MDR в конце следующего цикла, а использоваться эти данные могут в цикле который идет после него. [если считывание из памяти через любой из портов начинается в конце цикла k, то полученные данные не смогут использоваться в цикле k + 1 (только в цикле k + 2 и позже)].

Микрокоманды

Управление микрокомандами

Управление микрокомандами Блок управления

Управление микрокомандами Блок управления

Управление микрокомандами Блок управления

Управление микрокомандами Блок управления

Управление микрокомандами Схема работы

Управление микрокомандами Схема работы

Управление микрокомандами Вычисление адреса следующей команды

Управление микрокомандами Вычисление адреса следующей команды

Управление микрокомандами Вычисление адреса следующей команды

Управление микрокомандами Вычисление адреса следующей команды

Управление микрокомандами Вычисление адреса следующей команды

Управление микрокомандами

Пример архитектуры набора команд — IJVM

Стек

Стек

Стек операндов

Модель памяти IJVM

Модель памяти IJVM

Модель памяти IJVM

Модель памяти IJVM

Модель памяти IJVM

Модель памяти IJVM

Набор IJVM-команд

Набор IJVM-команд

Механизм вызова процедуры

Механизм вызова процедуры

Механизм вызова процедуры

Механизм вызова процедуры

Механизм вызова процедуры

Механизм вызова процедуры

Разработка уровня микроархитектуры Быстродействие и стоимость

Сокращение длины пути

Слияние цикла интерпретатора с микропрограммой

Слияние цикла интерпретатора с микропрограммой

Слияние цикла интерпретатора с микропрограммой

Слияние цикла интерпретатора с микропрограммой

Блок выборки команд

Блок выборки команд

Блок выборки команд

Блок выборки команд

Блок выборки команд

Блок выборки команд

Блок выборки команд

Блок выборки команд

Блок выборки команд

Блок выборки команд

Блок выборки команд

Блок выборки команд

Блок выборки команд

Блок выборки команд

Упреждающая выборка команд из памяти

Конвейерная конструкция

Конвейерная конструкция

Семиступенчатый конвейер