Внутренняя организация процессора (Лекция №11) - презентация, доклад, проект скачать

Нажмите для полного просмотра!

Внутренняя организация процессора (Лекция №11), слайд №1

Внутренняя организация процессора (Лекция №11), слайд №2

Внутренняя организация процессора (Лекция №11), слайд №3

Внутренняя организация процессора (Лекция №11), слайд №4

Внутренняя организация процессора (Лекция №11), слайд №5

Внутренняя организация процессора (Лекция №11), слайд №6

Внутренняя организация процессора (Лекция №11), слайд №7

Внутренняя организация процессора (Лекция №11), слайд №8

Внутренняя организация процессора (Лекция №11), слайд №9

Внутренняя организация процессора (Лекция №11), слайд №10

Внутренняя организация процессора (Лекция №11), слайд №11

Внутренняя организация процессора (Лекция №11), слайд №12

Внутренняя организация процессора (Лекция №11), слайд №13

Внутренняя организация процессора (Лекция №11), слайд №14

Внутренняя организация процессора (Лекция №11), слайд №15

Внутренняя организация процессора (Лекция №11), слайд №16

Внутренняя организация процессора (Лекция №11), слайд №17

Внутренняя организация процессора (Лекция №11), слайд №18

Внутренняя организация процессора (Лекция №11), слайд №19

Внутренняя организация процессора (Лекция №11), слайд №20

Внутренняя организация процессора (Лекция №11), слайд №21

Внутренняя организация процессора (Лекция №11), слайд №22

Внутренняя организация процессора (Лекция №11), слайд №23

Внутренняя организация процессора (Лекция №11), слайд №24

Внутренняя организация процессора (Лекция №11), слайд №25

Внутренняя организация процессора (Лекция №11), слайд №26

Внутренняя организация процессора (Лекция №11), слайд №27

Внутренняя организация процессора (Лекция №11), слайд №28

Внутренняя организация процессора (Лекция №11), слайд №29

Внутренняя организация процессора (Лекция №11), слайд №30

Внутренняя организация процессора (Лекция №11), слайд №31

Внутренняя организация процессора (Лекция №11), слайд №32

Внутренняя организация процессора (Лекция №11), слайд №33

Внутренняя организация процессора (Лекция №11), слайд №34

Внутренняя организация процессора (Лекция №11), слайд №35

Внутренняя организация процессора (Лекция №11), слайд №36

Внутренняя организация процессора (Лекция №11), слайд №37

Внутренняя организация процессора (Лекция №11), слайд №38

Внутренняя организация процессора (Лекция №11), слайд №39

Внутренняя организация процессора (Лекция №11), слайд №40

Внутренняя организация процессора (Лекция №11), слайд №41

Внутренняя организация процессора (Лекция №11), слайд №42

Внутренняя организация процессора (Лекция №11), слайд №43

Внутренняя организация процессора (Лекция №11), слайд №44

Внутренняя организация процессора (Лекция №11), слайд №45

Внутренняя организация процессора (Лекция №11), слайд №46

Внутренняя организация процессора (Лекция №11), слайд №47

Внутренняя организация процессора (Лекция №11), слайд №48

Внутренняя организация процессора (Лекция №11), слайд №49

Содержание ▲

Вы можете ознакомиться и скачать презентацию на тему Внутренняя организация процессора (Лекция №11). Доклад-сообщение содержит 49 слайдов. Презентации для любого класса можно скачать бесплатно. Если материал и наш сайт презентаций Mypresentation Вам понравились – поделитесь им с друзьями с помощью социальных кнопок и добавьте в закладки в своем браузере.

Слайды и текст этой презентации

Слайд 1

Описание слайда:

Лекция №11 30.10.19

Слайд 2

Описание слайда:

Микропроцессор — это центральный блок персонального компьютера, предназначенный для управления работой всех остальных блоков и выполнения арифметических и логических операций над информацией.

Слайд 3

Описание слайда:

Большинство современных процессоров для ПК основаны на циклическом процессе последовательной обработки информации, изобретённого Джоном фон Нейманом.

Слайд 4

Описание слайда:

Скорость перехода от одного этапа цикла к другому определяется тактовым генератором. Тактовый генератор вырабатывает импульсы, служащие ритмом для центрального процессора. Частота тактовых импульсов называется тактовой частотой.

Слайд 5

Описание слайда:

Процессор выставляет число, хранящееся в регистре счётчика команд, на шину адреса, и отдаёт памяти команду чтения; Процессор выставляет число, хранящееся в регистре счётчика команд, на шину адреса, и отдаёт памяти команду чтения; Выставленное число является для памяти адресом; память, получив адрес и команду чтения, выставляет содержимое, хранящееся по этому адресу, на шину данных, и сообщает о готовности;

Слайд 6

Описание слайда:

Процессор получает число с шины данных, интерпретирует его как команду (машинную инструкцию) из своей системы команд и исполняет её; Процессор получает число с шины данных, интерпретирует его как команду (машинную инструкцию) из своей системы команд и исполняет её; Если последняя команда не является командой перехода, процессор увеличивает на единицу (в предположении, что длина каждой команды равна единице) число, хранящееся в счётчике команд; в результате там образуется адрес следующей команды;

Слайд 7

Описание слайда:

Снова выполняется п. 1. Снова выполняется п. 1. Данный цикл выполняется неизменно, и именно он называется процессом (откуда и произошло название устройства).

Слайд 8

Описание слайда:

чтение и дешифрация команд из основной памяти; чтение и дешифрация команд из основной памяти; чтение данных из основной памяти и регистров адаптеров внешних устройств; прием и обработка запросов и команд от адаптеров на обслуживание внешних устройств;

Слайд 9

Описание слайда:

обработка данных и их запись в основную память и регистры адаптеров внешних устройств; обработка данных и их запись в основную память и регистры адаптеров внешних устройств; выработка управляющих сигналов для всех прочих узлов и блоков компьютера.

Слайд 10

Описание слайда:

Арифметико-логическое устройство; Арифметико-логическое устройство; Устройство управления; Микропроцессорная память; Интерфейсная система микропроцессора.

Слайд 11

Описание слайда:

Слайд 12

Описание слайда:

Арифметико-логическое устройство (АЛУ) предназначено для выполнения арифметических и логических операций преобразования информации. Арифметико-логическое устройство (АЛУ) предназначено для выполнения арифметических и логических операций преобразования информации. Функционально в простейшем варианте АЛУ состоит из двух регистров, сумматора и схем управления (местного устройства управления).

Слайд 13

Описание слайда:

Слайд 14

Описание слайда:

Сумматор — вычислительная схема, выполняющая процедуру сложения поступающих на ее вход двоичных кодов; сумматор имеет разрядность двойного машинного слова.

Слайд 15

Описание слайда:

Регистры — быстродействующие ячейки памяти различной длины: регистр 1 имеет разрядность двойного слова, а регистр 2 — разрядность слова.

Слайд 16

Описание слайда:

Схемы управления принимают по кодовым шинам инструкций управляющие сигналы от устройства управления и преобразуют их в сигналы для управления работой регистров и сумматора АЛУ.

Слайд 17

Описание слайда:

АЛУ выполняет арифметические операции «+», «–», «» и «÷» только над двоичной информацией с запятой, фиксированной после последнего разряда, то есть только над целыми двоичными числами.

Слайд 18

Описание слайда:

Выполнение операций над двоичными числами с плавающей запятой и над двоично-кодированными десятичными числами осуществляется с привлечением математического сопроцессора или по специально составленным программам.

Слайд 19

Описание слайда:

Устройство управления координирует взаимодействие различных частей компьютера. Выполняет следующие основные функции: Устройство управления координирует взаимодействие различных частей компьютера. Выполняет следующие основные функции:

Слайд 20

Описание слайда:

формирует и подает во все блоки машины в нужные моменты времени определенные сигналы управления (управляющие импульсы), обусловленные спецификой выполнения различных операций; формирует и подает во все блоки машины в нужные моменты времени определенные сигналы управления (управляющие импульсы), обусловленные спецификой выполнения различных операций;

Слайд 21

Описание слайда:

формирует адреса ячеек памяти, используемых выполняемой операцией, и передает эти адреса в соответствующие блоки компьютера; формирует адреса ячеек памяти, используемых выполняемой операцией, и передает эти адреса в соответствующие блоки компьютера; получает от генератора тактовых импульсов обратную последовательность импульсов.

Слайд 22

Описание слайда:

Слайд 23

Описание слайда:

регистр команд — запоминающий регистр, в котором хранится код команды: код выполняемой операции (КОП) и адреса операндов, участвующих в операции. Регистр команд расположен в интерфейсной части МП, в блоке регистров команд;

Слайд 24

Описание слайда:

дешифратор операций — логический блок, выбирающий в соответствии с поступающим из регистра команд кодом операции (КОП) один из множества имеющихся у него выходов; постоянное запоминающее устройство (ПЗУ) микропрограмм хранит в своих ячейках управляющие сигналы (импульсы), необходимые для выполнения в блоках ПК процедур обработки информации.

Слайд 25

Описание слайда:

узел формирования адреса (находится в интерфейсной части МП) — устройство, вычисляющее полный адрес ячейки памяти (регистра) по реквизитам, поступающим из регистра команд и регистров МПП; кодовые шины данных, адреса и инструкций — часть внутренней интерфейсной шины микропроцессора.

Слайд 26

Описание слайда:

Микропроцессорная память предназначена для кратковременного хранения, записи и выдачи информации, используемой в вычислениях непосредственно в ближайшие такты работы машины. Микропроцессорная память предназначена для кратковременного хранения, записи и выдачи информации, используемой в вычислениях непосредственно в ближайшие такты работы машины.

Слайд 27

Описание слайда:

Микропроцессорная память строится на регистрах и используется для обеспечения высокого быстродействия компьютера, Микропроцессорная память строится на регистрах и используется для обеспечения высокого быстродействия компьютера, так как основная память не всегда обеспечивает скорость записи, поиска и считывания информации, необходимую для эффективной работы быстродействующего микропроцессора

Слайд 28

Описание слайда:

Слайд 29

Описание слайда:

Все регистры можно разделить на четыре группы: универсальные регистры: АХ, ВХ, СХ, DX; сегментные регистры: CS, DS, SS, ES; регистры смещения: IP, SP, BP, SI, DI; регистр флагов: FL.

Слайд 30

Описание слайда:

Регистры АХ, ВХ, СХ и DX являются универсальными (их часто называют регистрами общего назначения — РОН); Регистры АХ, ВХ, СХ и DX являются универсальными (их часто называют регистрами общего назначения — РОН);

Слайд 31

Описание слайда:

каждый из них может использоваться для временного хранения любых данных, при этом позволено работать с каждым регистром целиком, а можно отдельно и с каждой его половиной каждый из них может использоваться для временного хранения любых данных, при этом позволено работать с каждым регистром целиком, а можно отдельно и с каждой его половиной

Слайд 32

Описание слайда:

регистр АХ — регистр-аккумулятор, через его порты осуществляется ввод-вывод данных в МП, а при выполнении операций умножения и деления АХ используется для хранения первого числа, участвующего в операции (множимого, делимого), и результата операции (произведения, частного) после ее завершения;

Слайд 33

Описание слайда:

регистр ВХ часто используется для хранения адреса базы в сегменте данных и начального адреса поля памяти при работе с массивами;

Слайд 34

Описание слайда:

регистр СХ — регистр-счетчик, используется как счетчик числа повторений при циклических операциях;

Слайд 35

Описание слайда:

регистр DX используется как расширение регистра-аккумулятора при работе с 32-разрядными числами и при выполнении операций умножения и деления, используется для хранения номера порта при операциях ввода-вывода и т. д.

Слайд 36

Описание слайда:

Регистры сегментной адресации CS, DS, SS, ES используются для хранения начальных адресов полей памяти (сегментов), отведенных в программах для хранения: Регистры сегментной адресации CS, DS, SS, ES используются для хранения начальных адресов полей памяти (сегментов), отведенных в программах для хранения: команд программы (сегмент кода — CS); данных (сегмент данных — DS); стековой области памяти (сегмент стека — SS); дополнительной области памяти данных при межсегментных пересылках (расширенный сегмент — ES), поскольку размер сегмента в реальном режиме работы МП ограничен величиной 64 Кбайт.

Слайд 37

Описание слайда:

Регистры смещений (внутрисегментной адресации) IP, SP, BP, SI, DI предназначены для хранения относительных адресов ячеек памяти внутри сегментов (смещений относительно начала сегментов): Регистры смещений (внутрисегментной адресации) IP, SP, BP, SI, DI предназначены для хранения относительных адресов ячеек памяти внутри сегментов (смещений относительно начала сегментов): регистр IP (Instruction Pointer) - смещение адреса текущей команды программы;

Слайд 38

Описание слайда:

регистр SP (Slack Pointer) смещение вершины стека (текущего адреса стека); регистр SP (Slack Pointer) смещение вершины стека (текущего адреса стека); регистр BP (Base Pointer) — смещение начального адреса поля памяти, непосредственно отведенного под стек; регистры SI, DI (Source Index и Destination Index соответственно) предназначены для хранения адресов индекса источника и приемника данных при операциях над строками и им подобных.

Слайд 39

Описание слайда:

Регистр флагов F содержит условные одноразрядные признаки-маски, или флаги, управляющие прохождением программы в ПК; флаги работают независимо друг от друга, и лишь для удобства они помещены в единый регистр. Регистр флагов F содержит условные одноразрядные признаки-маски, или флаги, управляющие прохождением программы в ПК; флаги работают независимо друг от друга, и лишь для удобства они помещены в единый регистр.

Слайд 40

Описание слайда:

Всего в регистре содержится 9 флагов: 6 из них статусные, они отражают результаты операций, выполненных в компьютере Всего в регистре содержится 9 флагов: 6 из них статусные, они отражают результаты операций, выполненных в компьютере (их значения используются, например, при выполнении команд условной передачи управления — команд ветвления программы), а 3 других — управляющие, непосредственно определяют режим исполнения программы.

Слайд 41

Описание слайда:

Статусные флаги: Статусные флаги: CF (Carry Flag) — флаг переноса. Содержит значение «переносов» (0 или 1) из старшего разряда при арифметических операциях и некоторых операциях сдвига и циклического сдвига; PF (Parity Flag) — флаг четности. Проверяет младшие восемь битов результатов операций над данными. Нечетное число единичных битов приводит к установке этого флага в 0, а четное — в 1;

Слайд 42

Описание слайда:

Статусные флаги: Статусные флаги: AF (Auxiliary Carry Flag) — флаг логического переноса в двоично-десятичной арифметике. Вспомогательный флаг переноса устанавливается в 1, если арифметическая операция приводит к переносу или заему четвертого справа бита однобайтового операнда. Этот флаг используется при арифметических операциях над двоично-десятичными кодами и кодами ASCII; ZF (Zero Flag) — флаг нуля. Устанавливается в 1, если результат операции равен нулю; если результат не равен нулю, ZF обнуляется;

Слайд 43

Описание слайда:

Статусные флаги: Статусные флаги: SF (Sign Flag) — флаг знака. Устанавливается в соответствии со знаком результата после арифметических операций: положительный результат устанавливает флаг в 0, отрицательный — в 1; OF (Overflow Flag) — флаг переполнения. Устанавливается в 1 при арифметическом переполнении: если возник перенос в знаковый разряд при выполнении знаковых арифметических операций, если частное от деления слишком велико и переполняет регистр результата и т. д.

Слайд 44

Описание слайда:

Управляющие флаги: Управляющие флаги: TF (Trap Flag) — флаг системного прерывания (трассировки). Единичное состояние этого флага переводит процессор в режим пошагового выполнения программы (режим трассировки); IF (Interrupt Flag) флаг прерываний. При нулевом состоянии этого флага прерывания запрещены, при единичном — разрешены;

Слайд 45

Описание слайда:

Управляющие флаги: Управляющие флаги: DF (Direction Flag) — флаг направления. Используется в строковых операциях для задания направления обработки данных. При нулевом состоянии флага команда увеличивает содержимое регистров SI и DI на единицу, обусловливая обработку строки «слева направо»; при единичном - «справа налево».

Слайд 46

Описание слайда:

Интерфейсная часть МП предназначена для связи и согласования МП с системной шиной ПК, а также для приема, предварительного анализа команд выполняемой программы и формирования полных адресов операндов и команд. Интерфейсная часть МП предназначена для связи и согласования МП с системной шиной ПК, а также для приема, предварительного анализа команд выполняемой программы и формирования полных адресов операндов и команд. Интерфейсная часть включает в свой состав: адресные регистры МПП; узел формирования адреса; блок регистров команд, являющийся буфером команд в МП; внутреннюю интерфейсную шину МП; схемы управления шиной и портами ввода-вывода.

Слайд 47

Описание слайда:

Порты ввода-вывода - это пункты системного интерфейса ПК, через которые МП обменивается информацией с другими устройствами. Всего портов у МП может быть 65 536 (равно количеству разных адресов, которые можно представить числом формата «слово»). Каждый порт имеет адрес — номер порта; по существу, это адрес ячейки памяти, являющейся частью устройства ввода-вывода, использующего этот порт, а не частью основной памяти компьютера. Порту устройства соответствуют аппаратура сопряжения и два регистра памяти - для обмена данными и управляющей информацией. Некоторые внешние устройства используют и основную память для хранения больших объемов информации, подлежащей обмену. Многие стандартные устройства (НЖМД, НГМД, клавиатура, принтер, сопроцессор и т. д.) имеют постоянно закрепленные за ними порты ввода-вывода.

Слайд 48

Описание слайда:

Схема управления шиной и портами выполняет следующие функции: формирование адреса порта и управляющей информации для него (переключение порта на прием или передачу и т. д.); прием управляющей информации от порта, информации о готовности порта и его состоянии; организация сквозного канала в системном интерфейсе для передачи данных между портом устройства ввода-вывода и МП.

Слайд 49

Описание слайда:

Все микропроцессоры можно разделить на группы: микропроцессоры типа CISC с полным набором системы команд; микропроцессоры типа RISC с усеченным набором системы команд; микропроцессоры типа VLIW со сверхбольшим командным словом; микропроцессоры типа MISC с минимальным набором системы команд и весьма высоким быстродействием и др.