🗊Презентация Основные принципы планарной технологии

Основные принципы планарной технологии

Планарная технология

Планарная технология Планарная технология

Планарный процесс

Основные операции планарной технологии

Легирование атомами примеси

Окисление кремния

Травление

Локальное травление и фотолитография

Технологический маршрут

Сопроводительный лист

Принципы планарной технологии

Взаимосвязь конструкции интегральных микросхем и технологии их изготовления

Конструктивно-технологические ограничения при разработке и изготовлении интегральных микросхем

Совместимость элементов интегральных микросхем

Локальность технологических обработок

Послойное формирование элементов микросхем

Послойное формирование элементов микросхем

Послойное формирование элементов микросхем

Технологический маршрут изготовления интегральных микросхем на основе биполярных изопланарных транзисторов

Структура поперечного сечения интегрального планарно-эпитаксиального n-p-n транзистора

Структура планарно-эпитаксиального Структура планарно-эпитаксиального n-p-n-транзистора (а) распределение концентраций (б) и результирующее распределение (в) активных примесей, распределение основных и неосновных носителей заряда в отсутствии внешнего электрического поля.

Для разделения приборов в составе кристалла используется комбинированная изоляция: Для разделения приборов в составе кристалла используется комбинированная изоляция: диэлектрическая и изоляция p-n-переходом.

Структура поперечного сечения интегрального изопланарного n-p-n транзистора

1 этап. В качестве исходного материала используется слаболегированные подложки p- типа, ориентированные по плоскостям (100) или (111). На подложке формируется скрытый низкоомный слой n+ кремния, предназначенный для уменьшения сопротивления коллектора и, следовательно, уменьшающий рассеиваемую в нем мощность, и n- слой эпитаксиального кремния, задающий достаточно высокое напряжение пробоя коллектор - база. 1 этап. В качестве исходного материала используется слаболегированные подложки p- типа, ориентированные по плоскостям (100) или (111). На подложке формируется скрытый низкоомный слой n+ кремния, предназначенный для уменьшения сопротивления коллектора и, следовательно, уменьшающий рассеиваемую в нем мощность, и n- слой эпитаксиального кремния, задающий достаточно высокое напряжение пробоя коллектор - база.

На 2 этапе производства ИС на поверхности кремния формируется двухслойный диэлектрик, состоящий из оксида и нитрида кремния. Слой Si3N4 толщиной 100 нм является маской при последующем окислении кремния, а SiO2 толщиной 50 нм служит для минимизации числа дефектов в кремнии (уменьшает величину механических напряжений и защищает поверхность полупроводника). На 2 этапе производства ИС на поверхности кремния формируется двухслойный диэлектрик, состоящий из оксида и нитрида кремния. Слой Si3N4 толщиной 100 нм является маской при последующем окислении кремния, а SiO2 толщиной 50 нм служит для минимизации числа дефектов в кремнии (уменьшает величину механических напряжений и защищает поверхность полупроводника). Затем осуществляется фотолитография для задания расположения изолирующих областей транзистора.

На 3 этапе поверхность, не защищенная фоторезистом, подвергается травлению, при этом удаляется двухслойный диэлектрик и частично - эпитаксиальный слой. На этом же этапе проводится ионная имплантация бора в протравленные участки для формирования областей, ограничивающих распространение канала и по Локос-технологиии формируются слои изолирующего окисла. Увеличение уровня легирования p- подложки под изолирующим окислом предотвращает инверсию типа проводимости поверхности полупроводника и, следовательно, возможное установление электрической связи между скрытыми слоями соседних приборов. На 3 этапе поверхность, не защищенная фоторезистом, подвергается травлению, при этом удаляется двухслойный диэлектрик и частично - эпитаксиальный слой. На этом же этапе проводится ионная имплантация бора в протравленные участки для формирования областей, ограничивающих распространение канала и по Локос-технологиии формируются слои изолирующего окисла. Увеличение уровня легирования p- подложки под изолирующим окислом предотвращает инверсию типа проводимости поверхности полупроводника и, следовательно, возможное установление электрической связи между скрытыми слоями соседних приборов.

Технология локального окисления. Краевые дефекты

Технология локального окисления. Краевой дефект «птичья голова»

Технология локального окисления. Краевой дефект «птичий клюв»

На 4 этапе после удаления фоторезиста подложки подвергаются термическому окислению до тех пор, пока весь эпитаксиальный слой, не защищенный пленкой Si3N4, не проокислится. На 4 этапе после удаления фоторезиста подложки подвергаются термическому окислению до тех пор, пока весь эпитаксиальный слой, не защищенный пленкой Si3N4, не проокислится. Затем слой нитрида кремния селективно удаляется с сохранением слоя двуокиси кремния.

На 6 этапе формируется эмиттер и высоколегированную область коллектора. На 6 этапе формируется эмиттер и высоколегированную область коллектора.

На заключительном этапе проводится металлизация и покрытие прибора слоем фосфорсиликатного стекла (ФСС). На заключительном этапе проводится металлизация и покрытие прибора слоем фосфорсиликатного стекла (ФСС). В качестве контактного слоя при металлизации можно использовать силицид платины PtSi, а для осаждения верхнего слоя металлизации использовать Ti-Pt-Au.

Технология МОП интегральных микросхем

Преимущества МОП ИС над биполярными ИС малые размеры и площадь упрощенная изоляция низкая потребляемая и рассеиваемая мощность устойчивость к перегрузкам высокое входное сопротивление помехоустойчивость низкая себестоимость производства

Первый транзистор, работающий на эффекте поля, был продемонстрирован в 1960 году. Сначала полевые транзисторы с двуокисью кремния в качестве подзатворного диэлектрика формировались на подложке n- типа проводимости. Затем из-за большей подвижности электронов, чем у дырок при формировании сверхбольших быстродействующих интегральных схем стали использовать n- канальные транзисторы, формируемые на p- подложке. Первый транзистор, работающий на эффекте поля, был продемонстрирован в 1960 году. Сначала полевые транзисторы с двуокисью кремния в качестве подзатворного диэлектрика формировались на подложке n- типа проводимости. Затем из-за большей подвижности электронов, чем у дырок при формировании сверхбольших быстродействующих интегральных схем стали использовать n- канальные транзисторы, формируемые на p- подложке.

Структуры и условные обозначения МОП транзисторов: со встроенными - а)n-каналом; б)p-каналом; с индуцированными - в) n-каналом; г) p-каналом .

Основу современных цифровых схем составляет схема, на транзисторах с каналами n- и p- типов проводимости – комплементарная структура (КМДП инвертор). Основу современных цифровых схем составляет схема, на транзисторах с каналами n- и p- типов проводимости – комплементарная структура (КМДП инвертор). По сравнению с n-МОП ИС КМОП ИС потребляют меньшую мощность, имеют большую помехоустойчивость и высокую нагрузочную способность по выходу.

Топология КМОП инвертора

Поперечное сечение структуры КМОП инвертора

Технологический маршрут изготовления КМОП интегральных микросхем с p-карманом

ИС на транзисторах со структурой металл-диэлектрик-полупроводник (МДП) получили широкое распространение. ИС на транзисторах со структурой металл-диэлектрик-полупроводник (МДП) получили широкое распространение. В качестве диэлектрика в настоящее время используют диоксид кремния SiO2 (МОП-структуры). Также в качестве тонкого диэлектрика применяют пленку оксинитрида кремния SiNO.

Выбор подложки для КМОП технологии В качестве подложки выбирают кремний p- типа проводимости легированный бором КДБ (100) с концентрацией примеси 1015 - 1016 см-3. Ориентация кремниевой подложки (100) имеет преимущество по сравнению с (111), заключающееся в более высокой подвижности электронов, обусловленной низкой плотностью поверхностных состояний на границе кремний-диэлектрик.

Один из транзисторов КМОП пары размещается в так называемом кармане. Один из транзисторов КМОП пары размещается в так называемом кармане. Возможны следующие варианты изготовления КМОП ИС: с p-карманом; с n-карманом; с двумя карманами.

КМОП-структура

Тиристор

Маршрут изготовления КМОП ИС с p-карманом (Самосовмещенная технология) Формирование маски для легирования кармана (Окисление 0,1 мкм -ФЛ №1 Окисление 0,05 мкм). И.л. бором B.

3. Разгонка кармана: Окисление + Отжиг, ЖХТ SiO2 до Si. 3. Разгонка кармана: Окисление + Отжиг, ЖХТ SiO2 до Si. 4. Окисление 500 Å + Осаждение Si3N4

5. Создание области р+ – охраны: 5. Создание области р+ – охраны: ФЛ №2 + ПХТ Si3N4 +ЖХТ SiO2 +и.л. бором (р+ - охрана). 6. Создание области n+ – охраны: ФЛ №3 +и.л. фосфором (n+ - охрана). 7. «ЛОКОС»: Окисление в парах воды при температуре 850 °С до толщины 0,6 мкм.

8. ЖХТ Si3N4 + ЖХТ SiO2

9. Предварительное окисление. 9. Предварительное окисление. 10. ЖХТ SiO2 - предварительного окисла. 11. Окисление под затвор (d=350-450 Å).

12. Осаждение поликремния Si* + Диффузия фосфора (легирование затворов) + ЖХТ ФСС 12. Осаждение поликремния Si* + Диффузия фосфора (легирование затворов) + ЖХТ ФСС

13. Формирование затворов: ФЛ №4+ПХТ Si*+ Окисление («спейсеры»). 13. Формирование затворов: ФЛ №4+ПХТ Si*+ Окисление («спейсеры»). 14. Формирование областей (n+-стоки, исток) и (p+- стоки, исток): ФЛ №5 + И.л. фосфором (n+-стоки, исток) + ФЛ №6 + И.л. бором (p+- стоки, исток) + Осаждение SiO2 .

15. Формирование первого уровня металлизации: 15. Формирование первого уровня металлизации: ФЛ №7 (контактные окна) + ПХТ SiO2 в окнах + напыление Al+Si или силицидов (например, TiSi, PtSi)+ ФЛ №8 (металл) + ЖХТ Al+Si.

Фотография поперечного сечения МОП транзистора, полученная с помощью электронного микроскопа

Список использованных и рекомендуемых источников

ВАХ тиристора