ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА - презентация, доклад, проект скачать

Нажмите для полного просмотра!

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №1

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №2

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №3

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №4

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №5

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №6

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №7

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №8

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №9

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №10

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №11

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №12

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №13

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №14

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №15

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №16

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №17

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №18

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №19

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №20

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №21

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №22

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №23

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №24

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №25

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА, слайд №26

Содержание ▲

Вы можете ознакомиться и скачать презентацию на тему ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА. Доклад-сообщение содержит 26 слайдов. Презентации для любого класса можно скачать бесплатно. Если материал и наш сайт презентаций Mypresentation Вам понравились – поделитесь им с друзьями с помощью социальных кнопок и добавьте в закладки в своем браузере.

Слайды и текст этой презентации

Слайд 1

Описание слайда:

ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА

Слайд 2

Описание слайда:

ОСНОВНЫЕ ТЕМЫ ЛЕКЦИИ КЛАССИФИКАЦИЯ И ОСНОВНЫЕ ПАРА-МЕТРЫ ЗАПОМИНАЮЩИХ УСТРОЙСТВ АДРЕСНОЕ ЗУ АССОЦИАТИВНОЕ ЗУ РАСШИРЕНИЕ ИНФОРМАЦИОННОЙ ЕМКО-СТИ ЗАПОМИНАЮЩИХ УСТРОЙСТВ

Слайд 3

Описание слайда:

КЛАССИФИКАЦИЯ И ОСНОВНЫЕ ПАРАМЕТРЫ ЗАПОМИНАЮЩИХ УСТРОЙСТВ Запоминающие устройства (ЗУ) служат для хранения информации и обмена ею с другими частями ЭВМ или микропроцессорных систем.  По функциональному назначению ЗУ подразделяются на: · внешние; · буферные и · внутренние. Внешние ЗУ служат для хранения больших объемов информации и программного обеспечения системы. В них используются ЗУ с прямым доступом на магнитных дисках и ЗУ с последовательным доступом на магнитных лентах. Буферные ЗУ предназначены для промежуточного хране-ния данных при обмене между внешней и внутренней памятью.

Слайд 4

Описание слайда:

Внутренние ЗУ по выполняемым функциям делятся на: Внутренние ЗУ по выполняемым функциям делятся на: - оперативные (ОЗУ) и - постоянные (ПЗУ). Оперативные ЗУ (ОЗУ) RAM (Random Access Memory –– память с произвольным доступом) выполняют запись, хранение и считывание произвольной двоичной информации, обеспечивают хранение программ для текущей обработки информации и массивов обрабатываемых данных. После выключения питания компьютера информация в ОЗУ, как правило, разрушается. Постоянные ЗУ (ПЗУ) ROM (Read Only Memory – память только для считывания) осуществляют хранение и выдачу (считывание) постоянно записанной информации, содержание которой, как правило, не изменяется во время работы системы. Это стартовые программы, стандартные подпрограммы, табличные значения различных функций, константы и др.

Слайд 5

Описание слайда:

 По способу занесения информации ПЗУ делятся на:  По способу занесения информации ПЗУ делятся на: · масочные ПЗУ, программируемые заводом-изгото-вителем; · однократно программируемые пользователем (ОППЗУ); · репрограммируемые ПЗУ (РПЗУ).  В полупроводниковых ЗУ накопителем информации служит запоминающий элемент (ЗЭ). По способу обращения к массиву ЗЭ все ЗУ делятся на: · адресные и · ассоциативные. В адресных ЗУ обращение к ЗЭ производится по их физическим координатам, задаваемым внешним двоичным кодом - адресом.

Слайд 6

Описание слайда:

Адресные ЗУ бывают с произвольной выборкой (ЗУПВ), которые допускают любой порядок следования адресов, и с последовательным обращением, в которых выборка соседних ЗЭ возможна только в порядке возрастания или убывания адреса. Адресные ЗУ бывают с произвольной выборкой (ЗУПВ), которые допускают любой порядок следования адресов, и с последовательным обращением, в которых выборка соседних ЗЭ возможна только в порядке возрастания или убывания адреса. В ЗУ последовательного типа информация считывается в том же порядке (FIFO First Input - First Ounput - первым вошел - первым вышел) , как и была записана, или в обратном (стек, магазин). Такие ЗУ могут строиться на сдвигающих регистрах. В ассоциативных ЗУ поиск информации производится по признакам (тэгам), заключенным в самой хранимой информации, независимо от физических координат ЗЭ.

Слайд 7

Описание слайда:

  По способу хранения информации ОЗУ делятся на:   По способу хранения информации ОЗУ делятся на: · статические и · динамические. ЗЭ статических ОЗУ представляют собой бистабильные элементы (триггеры) и обеспечивают считывание информации без ее разрушения. В динамических ОЗУ для хранения информации используются инерционные свойства реактивных элементов (конденсаторов), что требует периодического восстановления (регенерации) состояния ЗЭ памяти в процессе хранения информации. При регенерации производится перезапись каждого хранимого в ЗУ бита либо в тот же ЗЭ, либо в соседний, в последнем случае информация циклически сдвигается на один разряд с каждым циклом регенерации.

Слайд 8

Описание слайда:

 По технологическому исполнению полупроводниковые ЗУ имеют следующие структуры:  По технологическому исполнению полупроводниковые ЗУ имеют следующие структуры: · ТТЛ, ТТЛШ; · n-МОП; · КМОП; · ЭСЛ; · И2Л и др.

Слайд 9

Описание слайда:

Основными параметрами ЗУ являются: Основными параметрами ЗУ являются: · информационная емкость (бит); · быстродействие (мкс); · потребляемая мощность в режиме записи/считывания и в режиме хранения информации (мкВт/бит). Информационная емкость (М) характеризует количество информации, которое может храниться в ЗЭ на кристалле, и определяется в битах (или количестве слов N=2m с указанием их разрядности - n). М=N*n (бит). Быстродействие характеризуется: · временем выборки - интервалом времени между моментом подачи сигнала выборки и появлением информации на выходе микросхемы ЗУ; · циклом записи - минимально допустимым временем между подачей сигнала выборки при записи и моментом начала последующей операции считывания/записи.

Слайд 10

Описание слайда:

Основные структурные элементы АДРЕСНОГО ЗУ: Основные структурные элементы АДРЕСНОГО ЗУ:  матрица ЗЭ (накопитель информации - НК);  регистр адреса;

Слайд 11

Описание слайда:

· дешифратор столбцов DC X; дешифратор строк DC Y; · дешифратор столбцов DC X; дешифратор строк DC Y; · устройство записи УЗ; · устройство считывания УС; · устройство управления УУ. Входные сигналы: · А(0)...А(m-1) - код адреса выбираемой ячейки ЗЭ; · DI - входные данные при записи; · ~RAS - строб адреса строки; · ~CAS - строб адреса столбца; · ~CS - строб выбора микросхемы; · RD/~WR - сигнал переключения чтение/запись. Выходные сигналы: · DO - выходные данные при чтении;

Слайд 12

Описание слайда:

Основные структурные элементы АССОЦИАТИВНОГО ЗУ: Основные структурные элементы АССОЦИАТИВНОГО ЗУ: · ячейки для хранения информации; · ячейки для хранения признаков (тэгов) информации;

Слайд 13

Описание слайда:

· схемы сравнения; · схемы сравнения; · устройство записи; · устройство управления. В режиме записи в каждую ячейку ассоциативного ЗУ записывается информация (один или несколько байтов) и признак (тэг) этой информации (от 8 до 32 бит). Общее количество ячеек может составлять от 4-х до нескольких десятков. В режиме чтения на вход ассоциативного ЗУ поступает код ячейки, который сравнивается одновременно во всех Схемах Сравнения с признаками (тэгами) всех ячеек памяти. Если входной код совпадет с признаком какой-либо ячейки, то на выход ассоциативного ЗУ подается информация из этой ячейки. При несовпадении входного кода ни с одним из признаков - информация на выходе ЗУ отсутствует. Наличие для каждой ячейки памяти своей многоразрядной схемы сравнения кодов значительно усложняет ассоциатив-ные ЗУ. Поэтому количество ячеек памяти обычно не превышает нескольких десятков.

Слайд 14

Описание слайда:

ОСОБЕННОСТИ СХЕМОТЕХНИКИ ОЗУ В большинстве схем ОЗУ допускается объедине-ние входных и выходных сигналов данных (DI, DO). Это необходимо для непосредственного подключения микросхем памяти к Шине Данных микропроцес-сорных систем. Статические ОЗУ могут содержать регистр адреса RG, в который по фронту входного тактирующего синхросигнала записывается код адреса (этим объясняется название: статические тактируемые ОЗУ). Наличие внутреннего регистра позволяет объединять выводы Шины Адреса микросхемы ЗУ с выводами Шины Данных, т.е. осуществлять временное мультиплексирование этих сигналов. В динамических ОЗУ (DRAM) с мультиплексированием адресов строк и адресов столбцов, регистр адреса RG запоминает только адрес строки (по сигналу ~RAS). Адреса столбцов проходят непосредственно на дешифратор DC X для выборки ячейки ОЗУ (по сигналу ~CAS).

Слайд 15

Описание слайда:

В режиме записи в динамическое ОЗУ элементарная ячейка ЗЭ, состоящая из конденсатора и схемы выборки на полевом транзисторе, получает заряд при записи единицы (напряжение на конденсаторе увеличивается до единичного логического уровня – 1..2 В) или полностью разряжается при записи нулевого бита. Однако, с учетом малой емкости каждой элементарной ячейки (тысячные доли пикофарад) заряд логи-ческой единицы постепенно разряжается через цепи утечки. В режиме записи в динамическое ОЗУ элементарная ячейка ЗЭ, состоящая из конденсатора и схемы выборки на полевом транзисторе, получает заряд при записи единицы (напряжение на конденсаторе увеличивается до единичного логического уровня – 1..2 В) или полностью разряжается при записи нулевого бита. Однако, с учетом малой емкости каждой элементарной ячейки (тысячные доли пикофарад) заряд логи-ческой единицы постепенно разряжается через цепи утечки. В составе микросхем динамических ОЗУ имеется схема регенерации. При любом обращении к ячейке памяти (при записи или считывании) осуществляется регенерация всей выбранной строки матрицы накопительных ЗЭ. Если с микросхемой динамического ОЗУ не обмениваются информацией другие устройства, необходимо принудительно перебирать адреса строк матрицы накопителей в режиме считывания.

Слайд 16

Описание слайда:

Период регенерации, т.е. время, за которое заряженный конденсатор разряжается до порогового напряжения, обычно составляет несколько миллисекунд. За это время необходимо обратиться ко всем строкам матрицы накопителей и начать новый цикл регенерации. Период регенерации, т.е. время, за которое заряженный конденсатор разряжается до порогового напряжения, обычно составляет несколько миллисекунд. За это время необходимо обратиться ко всем строкам матрицы накопителей и начать новый цикл регенерации. Необходимость регенерации хранимой информации - является основным недостатком динамических ОЗУ. Главное преимущество динамических ОЗУ (определяющее их широкое применение) - это большая информационная емкость каждой микросхемы. На одном кристалле располагается до 1 Гбит информации и более. Статические ОЗУ на КМОП структурах обладают высоким быстродействием и малой потребляемой мощно-стью (особенно в режиме хранения).

Слайд 17

Описание слайда:

ОСОБЕННОСТИ СХЕМОТЕХНИКИ ПЗУ Запись информации в ПЗУ осуществляется либо заводом-изготовителем, либо специальными приборами - программаторами. В составе вычислительного комплекса записанная в ПЗУ информация, как правило, не изменяется. В качестве ЗЭ постоянных ЗУ используют: металлические перемычки (с возможностью пережигания), диоды, биполярные транзисторы, МОП структуры, аморфные полупроводники (АП) и др. В однократно программируемых ПЗУ (ОППЗУ) информация заносится, как правило, посредством пережигания плавких металлических перемычек. Репрограммируемые ПЗУ (РПЗУ) на МОП структурах допускают многократную перезапись и хранение информации при отключении питания.

Слайд 18

Описание слайда:

В РПЗУ запоминающие элементы строят на базе МОП структур: В РПЗУ запоминающие элементы строят на базе МОП структур: · с захватом заряда (транзисторы МНОП, МАОП, МАП); · с плавающим затвором (лавинно-инжекционные МОП-транзисторы с изолированным затвором - ЛИИЗМОП; или лавинно-инжекционный МОП-транзистор с плавающим и управляющим затворами - ЛИИЗМОП с двойным затвором) В ЗЭ с захватом заряда заряд хранится на ловушках на границе (границах) раздела многослойного диэлектрика и (или) в объеме диэлектрика затворной части МОП-структуры. ЗЭ с плавающим затвором более просты в изготовлении и обеспечивают более длительное сохранение информации по сравнению с ЗЭ захвата заряда.

Слайд 19

Описание слайда:

РАСШИРЕНИЕ ИНФОРМАЦИОННОЙ ЕМКОСТИ ЗАПОМИНАЮЩИХ УСТРОЙСТВ В настоящее время выпускается большой ассортимент микросхем оперативных и постоянных запоминающих устройств. Информационная емкость одной микросхемы может состоять от 1К*1 бит до 64М*1 бит и более. Первая цифра означает количество ячеек памяти, а вторая – количество бит информации в каждой ячейке. Имеются микросхемы памяти, у которых в каждой ячейке может быть по 4, 8 или 16 бит, например, 1К*4, 8К*8, 8К*16 и более. Однако объем памяти реальных запоминающих устройств значительно превышает информационную емкость одной микросхемы. Поэтому, обычно, запоминающие устройства содержат большое количество микросхем памяти (до нескольких десятков).

Слайд 20

Описание слайда:

Построение ЗУ объемом 16К*16 на основе микро-схем памяти с информационной емкостью 4К*4. Построение ЗУ объемом 16К*16 на основе микро-схем памяти с информационной емкостью 4К*4. В начале определяем количество микросхем. Для этого общий объем ЗУ делится на информационную емкость одной микросхемы: N=(16K*16)/(4K*4)=16(м/с). Количество адресных входов в каждой микросхеме определяется по формуле: n1 = log2(4K) = 12 На следующем этапе создаем страницу ЗУ необходимой разрядности 4К*16. Для этого у 4-х микросхем (DD0...DD3) объединяются одноименные АДРЕСНЫЕ входы (А0...А11) и входы управления (R/W, ~CS). На схеме эти объединенные одноименные выводы всех микросхем обозначены один раз. Выводы ДАННЫХ всех микросхем образуют 16-ти разрядную ШИНУ ДАННЫХ

Слайд 21

Описание слайда:

Слайд 22

Описание слайда:

На заключительном этапе 4 страницы памяти (Р0...Р3) распределяются в адресном пространстве в 16 Кслов. На заключительном этапе 4 страницы памяти (Р0...Р3) распределяются в адресном пространстве в 16 Кслов. Для этого используется дополнительная микросхема дешифратора DD17, на входы которой подаются старшие адресные разряды А12, А13, а выходы дешифратора разрешают работу только одной страницы памяти, подавая активный (нулевой) сигнал ~CS (chip select – выбор кристалла) на вход только одной страницы. У всех страниц памяти объединяются одноименные адресные входы A0..A11, вход R/W и сигналы шины данных D0..D15 (на рис. эти выводы обозначены один раз).

Слайд 23

Описание слайда:

Слайд 24

Описание слайда:

Вопросы для экспресс-контроля 1. Чем отличаются оперативные запоминающие устройства (ОЗУ) от постоянных запоминающих устройств (ПЗУ)? 2. Назовите основные методы занесения инфор-мации в ПЗУ. 3. Назовите основные отличия статических ОЗУ от динамичесих ОЗУ. 4. Какие основные технологические структуры используются при изготовлении ЗУ? 5. Чем отличаются адресные ЗУ от ассоциатив-ных ЗУ? 6. Перечислите основные параметры ЗУ.

Слайд 25

Описание слайда:

Вопросы для экспресс-контроля 7. Перечислите основные структурные элементы адресного ЗУ. 8. Перечислите основные структурные элементы ассоциативного ЗУ 9. Зачем в динамических ОЗУ необходимо регене-рировать хранимую информацию? 10. Зачем необходимо расширять информационную емкость запоминающих устройств? 11. Какие дополнительные микросхемы необходи-мы для распределения адресов страниц памяти в адресном пространстве ЗУ?