🗊Презентация Интегральные микросхемы

Категория: Образование
Нажмите для полного просмотра!
Интегральные микросхемы, слайд №1Интегральные микросхемы, слайд №2Интегральные микросхемы, слайд №3Интегральные микросхемы, слайд №4Интегральные микросхемы, слайд №5Интегральные микросхемы, слайд №6Интегральные микросхемы, слайд №7Интегральные микросхемы, слайд №8Интегральные микросхемы, слайд №9Интегральные микросхемы, слайд №10Интегральные микросхемы, слайд №11Интегральные микросхемы, слайд №12Интегральные микросхемы, слайд №13Интегральные микросхемы, слайд №14Интегральные микросхемы, слайд №15
Скачать
Вы можете ознакомиться и скачать презентацию на тему Интегральные микросхемы. Доклад-сообщение содержит 15 слайдов. Презентации для любого класса можно скачать бесплатно. Если материал и наш сайт презентаций Mypresentation Вам понравились – поделитесь им с друзьями с помощью социальных кнопок и добавьте в закладки в своем браузере.

Слайды и текст этой презентации

Слайд 1


Основы Микроэлектроники Лекция 3 Интегральные микросхемы
Описание слайда:
Основы Микроэлектроники Лекция 3 Интегральные микросхемы

Слайд 2


Интегральная микросхема, чип, микрочип — микроэлектронное устройство — электронная схема произвольной сложности, изготовленная на полупроводниковом кристалле и помещённая в неразборный корпус
Описание слайда:
Интегральная микросхема, чип, микрочип — микроэлектронное устройство — электронная схема произвольной сложности, изготовленная на полупроводниковом кристалле и помещённая в неразборный корпус

Слайд 3


Степень интеграции малая интегральная схема (МИС) — до 100 элементов в кристалле, средняя интегральная схема (СИС) — до 1000 элементов в кристалле, большая интегральная схема (БИС) — до 10000 элементов в кристалле, сверхбольшая интегральная схема (СБИС) — до 1 миллиона элементов в кристалле, ультрабольшая интегральная схема (УБИС) — до 1 миллиарда элементов в кристалле, гигабольшая интегральная схема (ГБИС) — более 1 миллиарда элементов в кристалле.
Описание слайда:
Степень интеграции малая интегральная схема (МИС) — до 100 элементов в кристалле, средняя интегральная схема (СИС) — до 1000 элементов в кристалле, большая интегральная схема (БИС) — до 10000 элементов в кристалле, сверхбольшая интегральная схема (СБИС) — до 1 миллиона элементов в кристалле, ультрабольшая интегральная схема (УБИС) — до 1 миллиарда элементов в кристалле, гигабольшая интегральная схема (ГБИС) — более 1 миллиарда элементов в кристалле.

Слайд 4


Базовые логические элементы Схема И Схема реализует конъюнкцию (логическое умножение) двух или более логических значений Единица на выходе схемы И будет тогда и только тогда, когда на всех входах будут единицы. Когда хотя бы на одном входе будет ноль, на выходе также будет ноль.
Описание слайда:
Базовые логические элементы Схема И Схема реализует конъюнкцию (логическое умножение) двух или более логических значений Единица на выходе схемы И будет тогда и только тогда, когда на всех входах будут единицы. Когда хотя бы на одном входе будет ноль, на выходе также будет ноль.

Слайд 5


Условное обозначение элемента "И" Условное обозначение элемента "И"
Описание слайда:
Условное обозначение элемента "И" Условное обозначение элемента "И"

Слайд 6


Схема ИЛИ Схема ИЛИ реализует дизъюнкцию (логическое сложение) двух или более логических значений Когда хотя бы на одном входе схемы ИЛИ будет единица, на её выходе также будет единица.
Описание слайда:
Схема ИЛИ Схема ИЛИ реализует дизъюнкцию (логическое сложение) двух или более логических значений Когда хотя бы на одном входе схемы ИЛИ будет единица, на её выходе также будет единица.

Слайд 7


Условное обозначение элемента "ИЛИ" Условное обозначение элемента "ИЛИ"
Описание слайда:
Условное обозначение элемента "ИЛИ" Условное обозначение элемента "ИЛИ"

Слайд 8


Схема НЕ. Схема НЕ (инвертор) реализует операцию отрицание двух или более логических значений.
Описание слайда:
Схема НЕ. Схема НЕ (инвертор) реализует операцию отрицание двух или более логических значений.

Слайд 9


Схема И-НЕ Схема И-НЕ (штрих Шеффера) состоит из элемента И и инвертора и осуществляет отрицание результата схемы И.
Описание слайда:
Схема И-НЕ Схема И-НЕ (штрих Шеффера) состоит из элемента И и инвертора и осуществляет отрицание результата схемы И.

Слайд 10


Схема ИЛИ-НЕ Схема ИЛИ-НЕ (стрелка Пирса) состоит из элемента ИЛИ и инвертора и осуществляет отрицание результата схемы ИЛИ.
Описание слайда:
Схема ИЛИ-НЕ Схема ИЛИ-НЕ (стрелка Пирса) состоит из элемента ИЛИ и инвертора и осуществляет отрицание результата схемы ИЛИ.

Слайд 11


Триггер Триггер - электронное устройство, которое может находиться в двух устойчивых состояниях, поэтому они применяются в статических оперативных запоминающих устройствах (СОЗУ) как элемент памяти на один бит информации. Триггер не является логическим элементом первого уровня, а сам состоит из логических элементов первого уровня —инверторов или логических вентилей. По отношению к логическим элементам первого уровня триггер является логическим устройством второго уровня.
Описание слайда:
Триггер Триггер - электронное устройство, которое может находиться в двух устойчивых состояниях, поэтому они применяются в статических оперативных запоминающих устройствах (СОЗУ) как элемент памяти на один бит информации. Триггер не является логическим элементом первого уровня, а сам состоит из логических элементов первого уровня —инверторов или логических вентилей. По отношению к логическим элементам первого уровня триггер является логическим устройством второго уровня.

Слайд 12


RS-триггер асинхронный RS-триггер — триггер, который сохраняет своё предыдущее состояние при нулевых входах и меняет своё выходное состояние при подаче на один из его входов единицы
Описание слайда:
RS-триггер асинхронный RS-триггер — триггер, который сохраняет своё предыдущее состояние при нулевых входах и меняет своё выходное состояние при подаче на один из его входов единицы

Слайд 13


D-триггер D-триггер (D  delay — задержка)— запоминает состояние входа и выдаёт его на выход.
Описание слайда:
D-триггер D-триггер (D  delay — задержка)— запоминает состояние входа и выдаёт его на выход.

Слайд 14


T-триггер Синхронный Т-триггер, при единице на входе Т, по каждому такту на входе С изменяет своё логическое состояние на противоположное, и не изменяет выходное состояние при нуле на входе T.
Описание слайда:
T-триггер Синхронный Т-триггер, при единице на входе Т, по каждому такту на входе С изменяет своё логическое состояние на противоположное, и не изменяет выходное состояние при нуле на входе T.

Слайд 15


JK-триггер JK-триггер работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное. Вход J (от англ. Jump — прыжок) аналогичен входу S у RS-триггера. Вход K (от англ. Kill — убить) аналогичен входу R у RS-триггера.
Описание слайда:
JK-триггер JK-триггер работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное. Вход J (от англ. Jump — прыжок) аналогичен входу S у RS-триггера. Вход K (от англ. Kill — убить) аналогичен входу R у RS-триггера.

Скачать

Похожие презентации
Mypresentation.ru
Загрузить презентацию