Тестирование интегральных схем - презентация, доклад, проект скачать

Нажмите для полного просмотра!

Тестирование интегральных схем, слайд №1

Тестирование интегральных схем, слайд №2

Тестирование интегральных схем, слайд №3

Тестирование интегральных схем, слайд №4

Тестирование интегральных схем, слайд №5

Тестирование интегральных схем, слайд №6

Тестирование интегральных схем, слайд №7

Тестирование интегральных схем, слайд №8

Тестирование интегральных схем, слайд №9

Тестирование интегральных схем, слайд №10

Тестирование интегральных схем, слайд №11

Тестирование интегральных схем, слайд №12

Тестирование интегральных схем, слайд №13

Тестирование интегральных схем, слайд №14

Тестирование интегральных схем, слайд №15

Тестирование интегральных схем, слайд №16

Тестирование интегральных схем, слайд №17

Тестирование интегральных схем, слайд №18

Тестирование интегральных схем, слайд №19

Тестирование интегральных схем, слайд №20

Тестирование интегральных схем, слайд №21

Тестирование интегральных схем, слайд №22

Тестирование интегральных схем, слайд №23

Тестирование интегральных схем, слайд №24

Тестирование интегральных схем, слайд №25

Тестирование интегральных схем, слайд №26

Тестирование интегральных схем, слайд №27

Тестирование интегральных схем, слайд №28

Тестирование интегральных схем, слайд №29

Тестирование интегральных схем, слайд №30

Тестирование интегральных схем, слайд №31

Тестирование интегральных схем, слайд №32

Тестирование интегральных схем, слайд №33

Тестирование интегральных схем, слайд №34

Содержание ▲

Вы можете ознакомиться и скачать презентацию на тему Тестирование интегральных схем. Доклад-сообщение содержит 34 слайдов. Презентации для любого класса можно скачать бесплатно. Если материал и наш сайт презентаций Mypresentation Вам понравились – поделитесь им с друзьями с помощью социальных кнопок и добавьте в закладки в своем браузере.

Слайды и текст этой презентации

Слайд 1

Описание слайда:

Лекция 15 Тестирование интегральных схем

Слайд 2

Описание слайда:

Необходимость Тестирование ИС необходимо из-за несовершенства производственного процесса. Схемы могут иметь физические дефекты, называемые отказами, которые появляются на этапе производства и непредвиденным образом меняют поведение устройства

Слайд 3

Описание слайда:

Цели и задачи Цель тестирования – выявление отказов и идентификация неисправных микросхем Тестирование – важная задача, поскольку в схеме может происходить огромное количество неисправностей

Слайд 4

Описание слайда:

Способ обнаружения неисправностей Существует единственный способ обнаружения неисправностей: На первичные входы (входные выводы микросхемы) поднимаются известные тестовые сигналы Результат снимается на первичных выходах (выходные выводы микросхемы) Если эти сигналы отличаются от ожидаемых, то возможны неисправности или ошибки проектирования

Слайд 5

Описание слайда:

Категории неисправностей Логические – неисправности, влияющие на логику работы схемы (выходные логические функции принимают значения отличные от требуемых) Параметрические – неисправности, влияющие на параметры схемы (напряжение, ток, сопротивление, период, частота и т.д.) (рассматриваться не будет)

Слайд 6

Описание слайда:

Типы логических неисправностей Константные неисправности с залипанием в единице или в нуле (stuck-at-0, stuck-at-1) Константные неисправности с залипанием в открытом состоянии (stuck-on-fault), или неисправности транзисторного уровня Константные неисправности типа обрыв (stuck-open-fault) Неисправности типа замыкание (bridging fault)

Слайд 7

Описание слайда:

Константные неисправности с залипанием в 1 или в 0 Неисправности, когда на входе или на выходе схемы устанавливается постоянный уровень логической единицы или уровень логического нуля Происходит в результате соединения соответствующего выхода или соответствующего входа с питанием или землей схемы

Слайд 8

Описание слайда:

Константные неисправности с залипанием в открытом состоянии Неисправности, приводящие к установке на выходе схемы среднего значения между логическим нулем или логической единицей Возникают в результате установки одного из транзисторов в постоянно открытом состоянии

Слайд 9

Описание слайда:

Константные неисправности типа обрыв Неисправности, приводящие к слабому изменению состояния схемы, в момент изменения внешних состояний Возникают в результате нахождения одного из транзисторов в закрытом режиме (разомкнутая цепь – большой импеданс)

Слайд 10

Описание слайда:

Неисправности типа замыкание Приводят к передаче на ветвь сигналов, соответствующих другим логическим переменным Возникают в результате короткого замыкания входных, выходных или внутренних ветвей схемы (между двумя различными частями схемы)

Слайд 11

Описание слайда:

Моделирование неисправностей Используется модель константной неисправности: Простота Описывает влияние физической неисправности на входные/выходные сигналы

Слайд 12

Описание слайда:

Модель 2х-входового вентиля И

Слайд 13

Описание слайда:

Количество неисправностей Для k сигнальных линий существует 2k различных комбинаций одиночных неисправностей Для каждой сигнальной линии существует три возможных состояния: Свободное от неполадок С постоянной логической 1 С постоянным логическим 0 Следовательно для k сигнальных линий существует 3k комбинаций возможных состояний

Слайд 14

Описание слайда:

Множественные неисправности Число комбинаций ошибок может быть очень велико Анализ множественных неисправностей – задача весьма сложная, и невыполнимая Большинство множественных неисправностей обнаруживаются при поиске одиночных ошибок

Слайд 15

Описание слайда:

Места возникновения неисправностей Всего в схеме возможно 10 различных неисправностей: 5 ветвей*2 неисправности Всего в схеме возможно 16 различных неисправностей, хотя 6 ветвей (6*2=12)

Слайд 16

Описание слайда:

Тестирование ИС Входные комбинации, используемые для обнаружения неисправностей называются тестовыми векторами Набор тестовых векторов, обеспечивающий проверку всех возможных состояний называется тестовым набором Относительное число ошибок, которое можно найти с помощью теста называется покрытием неисправностей

Слайд 17

Описание слайда:

Методы поиска неисправностей Табличный (по таблице истинности). Подходит только для простых схем. Алгебраический (по выходной функции). Подходит только для простых схем. Метод активизации пути (Path sensitization metod). Подходит для схем любого уровня сложности.

Слайд 18

Описание слайда:

Прямой проход активизации пути В точку с предположительной неисправностью подается значения сигнала, противоположного тому, которое вызывает неисправность

Слайд 19

Описание слайда:

Обратный проход активизации пути Устанавливаются входные значения для передачи логического уровня сигнала в точке неисправности сквозь схему до выхода, где его можно наблюдать

Слайд 20

Описание слайда:

Упрощение поиска неисправностей Для упрощения поиска неисправностей вводится обозначение сигнала D показывает, что сигнал =1, если схема исправна и =0, если нет D показывает, что сигнал =0, если схема исправна и =1, если нет Данный метод носит название D-алгоритма, или алгоритма Рота

Слайд 21

Описание слайда:

Алгоритм Рота Использование D подразумевает, что ни один нормальный сигнал в схеме нельзя назначать как D. На выход схемы передается сигнал D или его инверсия, и таким образом проверяется наличие неисправностей

Слайд 22

Описание слайда:

Поиск неисправностей по D-алгоритму Каждый вентиль на пути до первичного выхода должен быть активизирован Если схема имеет неисправность внутри, то: Сначала устанавливаются состояния для получения D на выходе А затем состояния, для обнаружения неисправности

Слайд 23

Описание слайда:

Эквивалентные неисправности Эквивалентные неисправности – это неисправности, которые детектируются одними и теми же тестовыми воздействиями (тестовыми векторами) Если существует хотя бы один тестовый вектор, обнаруживающий одну неисправность и не обнаруживающий другую, то неисправности не эквивалентны

Слайд 24

Описание слайда:

Не обнаруживаемые неисправности Существуют схемы, в которых нельзя однозначно сказать о наличии или отсутствии некоторых неисправностей:

Слайд 25

Описание слайда:

Причина не обнаружения неисправностей Избыточность схемы – фактор в результате которого схемы не чувствительны к тестирования F=AB+AC+BC=AB+BC

Слайд 26

Описание слайда:

Тестирование последовательных схем Для тестирования последовательных схем необходимо: Установить схему в известное состояние После подачи сигналов состояние должно измениться в другое известное состояние При этом оба состояния (текущее и следующее) должны поддаваться наблюдению

Слайд 27

Описание слайда:

Метод сканирования пути Используется для обнаружения переменных состояний Режимы работы схемы: Нормальный режим – схема работает согласно ТЗ Режим сканирования пути – триггеры подключаются как сдвиговый регистр с последовательным входом и последовательным выходом

Слайд 28

Описание слайда:

Модель Мура для тестирования по методу сканирования пути

Слайд 29

Описание слайда:

Проверка работоспособности последовательных схем Тестирование триггеров Тестирование комбинационной логики следующего состояния Тестирование комбинационной логики текущего состояния

Слайд 30

Описание слайда:

Тестирование триггеров Осуществляется через тестирование регистра сдвига Mode_select=1 Через мультиплексор триггеры подключаются последовательно и выстраиваются в сдвиговый регистр, по которому двигается известная последовательность кода и проводится его сравнение с кодом, полученным на выходе

Слайд 31

Описание слайда:

Тестирование комбинационной логики следующего состояния Для тестирования комбинационной логики следующего состояния необходим доступ ко входам и выходам участка схемы Входы доступны на прямую, а выходы частично доступны, через выходы триггеров Значения загружаются в триггеры и дальше переключается в режим тестирования, когда полученная последовательность на выходах триггеров сдвигается и считывается

Слайд 32

Описание слайда:

Тестирование комбинационной логики текущего состояния Задается тестовая последовательность на триггеры в режиме тестирования и затем проверяется в какое состояние они перейдут Фактически происходит тестирование таблицы состояний

Слайд 33

Описание слайда:

Встроенное самотестирование Используются внутренние генераторы последовательностей, а весь алгоритм тестирования соответствует методу сканирования пути

Слайд 34

Описание слайда:

Периферийное сканирование Сдвиговый регистр подключается ко входам микросхемы и её выходам и строится большая длинная последовательность полученных сигналов Метод является стандартом тестирования электронных плат IEEE 1149.1 По данному стандарту в состав каждой микросхемы входит не только регистр сдвига, но и дополнительная логика, которая позволяет контролировать сам процесс тестирования