🗊Презентация Finite state machines and VHDL

Домашнее задание 1. В режиме пакетного чтения ("burst") контроллера памяти неявно требуется, чтобы процессор сначала выставлял сигналы rw и mem на один период синхронизирующего сигнала, а затем выставлял сигнал burst на следующий период синхронизирующего сигнала. Упростите требования к процессору таким образом, чтобы он выставлял сигнал burst в течение того же периода синхронизирующего сигнала, что и сигналы rw и mem. a. Нарисовать диаграмму состояний нового конечного автомата. b. Преобразовать диаграмму состояний в граф-схему алгоритма. c. Написать соответствующий граф-схеме алгоритма код на VHDL. 2. Модифицируйте детектор фронта сигнала так, чтобы он реагировал на фронт (0 → 1) и спад (1 → 0) входного сигнала. Т.е. схема должна генерировать короткий импульс (на один период синхронизирующего сигнала), как только величина входного сигнала strobe изменяется. Реализовать две архитектуры: с выводами Мура и с выводами Мили. a. Нарисовать диаграмму состояний. b. Преобразовать диаграмму состояний в граф-схему алгоритма. c. Написать соответствующий граф-схеме алгоритма код на VHDL.

Домашнее задание 3. Разработайте конечный автомат, детектирующий последовательность "10101010" во входном сигнале на стороне получателя. Схема имеет входной сигнал data_in и выходной сигнал match. Сигнал match выставляется в '1' на один период синхронизирующего сигнала сразу после того, как обнаружена последовательность "10101010". (Указание: помните об универсальности.) a. Нарисовать диаграмму состояний. b. Преобразовать диаграмму состояний в граф-схему алгоритма. c. Написать соответствующий граф-схеме алгоритма код на VHDL.

Спасибо за внимание