Последовательностные логические устройства - презентация, доклад, проект скачать

Нажмите для полного просмотра!

Последовательностные логические устройства, слайд №1

Последовательностные логические устройства, слайд №2

Последовательностные логические устройства, слайд №3

Последовательностные логические устройства, слайд №4

Последовательностные логические устройства, слайд №5

Последовательностные логические устройства, слайд №6

Последовательностные логические устройства, слайд №7

Последовательностные логические устройства, слайд №8

Последовательностные логические устройства, слайд №9

Последовательностные логические устройства, слайд №10

Последовательностные логические устройства, слайд №11

Последовательностные логические устройства, слайд №12

Последовательностные логические устройства, слайд №13

Последовательностные логические устройства, слайд №14

Последовательностные логические устройства, слайд №15

Последовательностные логические устройства, слайд №16

Последовательностные логические устройства, слайд №17

Последовательностные логические устройства, слайд №18

Последовательностные логические устройства, слайд №19

Содержание ▲

Вы можете ознакомиться и скачать презентацию на тему Последовательностные логические устройства. Доклад-сообщение содержит 19 слайдов. Презентации для любого класса можно скачать бесплатно. Если материал и наш сайт презентаций Mypresentation Вам понравились – поделитесь им с друзьями с помощью социальных кнопок и добавьте в закладки в своем браузере.

Слайды и текст этой презентации

Слайд 1

Описание слайда:

Лекция № 5 Последовательностные логические устройства

Слайд 2

Описание слайда:

Все ранее рассмотренные схемы являются схемами мгновенного действия. Информация на их выходах меняется мгновенно с изменением информации на входах. Поэтому, они называются комбинационными. Однако, зачастую бывает необходим элемент, способный запоминать информацию о том, что какое-то событие имело место. Назовем его запоминающим устройством (ЗУ).

Слайд 3

Описание слайда:

План лекции : 1.Простейшие триггеры. 2.D-триггеры. 3.Регистры.

Слайд 4

Описание слайда:

Простейшие триггеры Элементарной запоминающей ячейкой является триггер. Простейший, т.н. “R-S” триггер может быть построен с помощью двух логических элементов путем введения обратных связей.

Слайд 5

Описание слайда:

Слайд 6

Описание слайда:

Слайд 7

Описание слайда:

При подаче активного уровня на вход R на выходе Q устанавливается низкий уровень(наQ#-высокий) и не меняется при дальнейших изменениях уровня сигнала на входе R. Аналогично, при подаче активного уровня на вход S, на выходе Q устанавливается высокий уровень,

Слайд 8

Описание слайда:

состояние выходных сигналов подобных схем зависит не только от входных, но и от выходных сигналов, запоминаемых устройством до прихода новой совокупности входных сигналов. Такие устройства называются последовательностными схемами или конечными автоматами.

Слайд 9

Описание слайда:

Таблица переключений простейшего RS-триггера

Слайд 10

Описание слайда:

синхронный RS-триггер

Слайд 11

Описание слайда:

Состояние в синхронных триггерах может измениться только во время действия синхроимпульса. В промежутках между синхроимпульсами выходные напряжения постоянны. Это свойство позволяет создать на основе синхронных RS-триггеров триггеры задержки - D-триггеры (Delay Trigger).

Слайд 12

Описание слайда:

D-триггер

Слайд 13

Описание слайда:

). D-триггер фиксирует информацию, приходящую на один вход данных. У D-триггера значение выходного сигнала в (n+1) такте равно значению входного сигнала в n такте. Т.о., D-триггер запоминает состояние входного сигнала на период одного такта квантования.

Слайд 14

Описание слайда:

Слайд 15

Описание слайда:

. Регистры Объединив несколько D-триггеров с единым входом синхронизации можно получить регистр, способный фиксировать многоразрядную информацию. В соответствии со структурой внутренних триггеров существуют регистры-защелки и регистры с синхронным стробированием. . Регистры-защелки пропускают входную информацию на выход при одном уровне сигнала синхронизации и фиксируют ее при переходе сигнала синхронизации в другое состояние. Регистры с синхронным стробированием фиксируют информацию по фронту сигнала синхронизации.

Слайд 16

Описание слайда:

Слайд 17

Описание слайда:

Слайд 18

Описание слайда:

Слайд 19

Описание слайда:

). Запись данных в регистр разрешена при STB = 1. В противном случае регистр находится в режиме хранения. На выходе регистра имеется трехстабильный буфер, управляемый сигналом ОЕ (Output Enable). Буфер обеспечивает выходной ток до 32 мА и емкость нагрузки до 300 пФ. Если управляющий сигнал ОЕ активен, то данные регистра передаются на выход микросхемы. При ОЕ=1 выходной буфер закрыт и находится в высокоомном состоянии